已閱讀1頁，還剩64頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、RS碼已經(jīng)廣泛地應(yīng)用于通信系統(tǒng)、數(shù)字電視和計算機存儲系統(tǒng)中，用來提高數(shù)據(jù)傳輸?shù)目煽啃?。本文以DVB標準中定義的RS(204，188)譯碼器來進行設(shè)計。詳細介紹了改進的歐幾里德(ME)算法及以此算法為基礎(chǔ)的RS譯碼器的設(shè)計與實現(xiàn)，采用了流水線結(jié)構(gòu)，對譯碼器的各個模塊進行了分析和建模，并由EDA工具完成了設(shè)計的邏輯功能的驗證和電路結(jié)構(gòu)的綜合，在FPGA上進行了實現(xiàn)，從而完成了整個RS譯碼器的Top-Down設(shè)計。 本文的主要工作有：
2、 1)采用更高效的ME算法，不僅減少了邏輯單元的使用量，而且速度上也得到提高；2)用Verilog HDI，語言實現(xiàn)RS的譯碼，包括伽羅華(Galoias)域內(nèi)的乘法除法器的設(shè)計，關(guān)鍵方程求解電路等等；3)對于錢氏搜索電路的實現(xiàn)進行了改進，使電路結(jié)構(gòu)進一步簡化；4)硬件上用Altera公司Cyclone系列的EPIC20F324C8芯片加以實現(xiàn)。 經(jīng)過綜合和FPGA實現(xiàn)后，發(fā)現(xiàn)此RS(204，188)譯碼器規(guī)模大約為3.5萬門，
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于DVD應(yīng)用的RS編譯碼器的研究和FPGA實現(xiàn).pdf
- rs系列編譯碼器的設(shè)計與fpga實現(xiàn)
- 基于BM算法的RS譯碼器IP核設(shè)計.pdf
- RS譯碼器算法研究與實現(xiàn).pdf
- 基于FPGA的高效CTC譯碼器的設(shè)計和實現(xiàn).pdf
- 基于EDCME算法的RS譯碼器IP核設(shè)計.pdf
- 基于FPGA的Viterbi譯碼器實現(xiàn).pdf
- RS譯碼器的研究與實現(xiàn).pdf
- RS碼硬件譯碼器的實現(xiàn).pdf
- Viterbi譯碼器的FPGA實現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計與實現(xiàn).pdf
- 數(shù)字電視系統(tǒng)中改進算法的RS編譯碼器設(shè)計及其FPGA實現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計.pdf
- RS譯碼算法的研究和FPGA設(shè)計.pdf
- 基于FPGA的LDPC碼譯碼器的實現(xiàn).pdf
- 微小衛(wèi)星通信中基于FPGA的RS碼編譯碼器的設(shè)計與實現(xiàn).pdf
- 基于EMS算法的多元LDPC碼譯碼器設(shè)計與FPGA實現(xiàn).pdf
- 基于FPGA的Turbo碼編譯碼器實現(xiàn).pdf
- 基于PLD的RS碼編譯碼器設(shè)計.pdf
- 維特比譯碼器的FPGA實現(xiàn).pdf
評論
0/150
提交評論