RS譯碼算法的研究和FPGA設計.pdf

1、Reed-Solomon碼(RS碼)是一種性能優(yōu)異，特別適合于糾正連續(xù)突發(fā)錯誤的信道編碼方式，在諸如DVD、CD、數字電視、數字圖像、數字音頻、深空探測、DVB、數字通信系統(tǒng)、DAB等工程領域中都得到了廣泛應用。JPEG2000無線傳輸標準(JPWL)中也規(guī)定了對圖像數據幀的主頭部和塊頭部以及其他重要信息通過RS碼進行保護，所以研究RS解碼的硬件實現就很有意義。
　　由于RS解碼最普遍采用的算法是BM算法，所以本文首先詳細介紹了R

2、S解碼的BM算法及其各個改進版本，然后分析了BM算法的電路框圖和硬件復雜度。針對RS(255，239)碼型，對關鍵路徑較短、電路結構規(guī)則的riBM算法用C++進行了軟件仿真，驗證了算法的正確性。本文還研究了基于伴隨值矩陣的性質的步進解碼算法及其各個改進版本，并設計了步進解碼算法中最關鍵的行列式計算電路。
　　本文利用狀態(tài)轉移圖、算法依賴圖等數字電路設計方法設計了各類有限域運算部件、RS編碼器、基于riBM算法的RS解碼器以及可能用

3、于RS解碼器的各個模塊。所設計的RS解碼器中的各個模塊之間以流水線方式工作，碼字可以連續(xù)輸入解碼器進行解碼。
　　然后，基于Spartan6器件平臺和ISE軟件套件，在ISE下完成了各有限域運算部件和各電路模塊的Verilog HDL描述、綜合、布局布線和靜態(tài)時序分析，在iSim下完成了功能仿真和時序仿真，在PlanAhead下完成了位置約束。根據最后的時序報告可知，所設計的RS編碼器最高時鐘頻率為276MHz，所設計的RS解碼器