基于引線框架的射頻多芯片組件封裝技術(shù)研究.pdf

1、多芯片組件(Multi-Chip-Module，簡稱MCM)封裝可以實現(xiàn)不同硅片上的芯片集成，是實現(xiàn)電子系統(tǒng)多功能化、高性能化、低成本化與小型化的有效技術(shù)之一。本文研究基于傳統(tǒng)引線框架的多芯片組件封裝技術(shù)，以明顯提升多芯片組件封裝的高頻性能。在采用傳統(tǒng)的引線框架技術(shù)進(jìn)行多芯片組件封裝設(shè)計時，會遭遇到兩大瓶頸:①、傳統(tǒng)引線框架內(nèi)部結(jié)構(gòu)不規(guī)則，引腳細(xì)長且密度高，導(dǎo)致高頻寄生效應(yīng)突出，限制了其高頻性能;②、鍵合線結(jié)構(gòu)進(jìn)一步限制了使用帶寬。

2、r>　　本文針對上述兩大瓶頸開展了研究:①、設(shè)計了一種基于共面?zhèn)鬏斁€理論的引線框架結(jié)構(gòu):結(jié)合經(jīng)典的共面?zhèn)鬏斁€理論與傳統(tǒng)的框架設(shè)計，優(yōu)化信號引腳的寬度及其與兩側(cè)接地引腳的間距，實現(xiàn)了常規(guī)共面?zhèn)鬏斁€結(jié)構(gòu)。②、在常規(guī)共面?zhèn)鬏斁€結(jié)構(gòu)的基礎(chǔ)上，分析了兩種不同的介質(zhì)環(huán)境對信號通道傳輸阻抗的影響，提出了級聯(lián)共面?zhèn)鬏斁€結(jié)構(gòu)，仿真結(jié)果表明，級聯(lián)共面?zhèn)鬏斁€結(jié)構(gòu)的最高工作頻率為8.7GHz@S11=-15dB，14.9GHz@S21=-1dB;而傳統(tǒng)框架結(jié)構(gòu)

3、的最高工作頻率為1.4GHz@S11=-15dB，6.8GHz@S21=-1dB，級聯(lián)共面?zhèn)鬏斁€結(jié)構(gòu)明顯提升了引線框架的可封裝帶寬。③、建立了基于準(zhǔn)靜態(tài)寬頻傳輸線理論的鍵合線模型，在50GHz的帶寬內(nèi)，與全波電磁場仿真結(jié)果相比，基于該模型仿真時，S11的最大誤差為1.08dB，S21的最大誤差為2.56dB;而基于傳統(tǒng)集總參數(shù)模型仿真時，S11的最大誤差為34.70dB，S21的最大誤差為11.28dB，在不明顯增加仿真時間的情況下，改

4、善了仿真精度。④、改進(jìn)設(shè)計了一種共面鍵合線結(jié)構(gòu)，當(dāng)鍵合線間距設(shè)置為0.05mm時，改進(jìn)型共面鍵合線結(jié)構(gòu)的最高工作頻率為4.3GHz@S11=-15dB，7.9GHz@S21=-1dB;而等間距設(shè)置下的常規(guī)共面鍵合線結(jié)構(gòu)的最高工作頻率為2.9GHz@S11=-15dB，6.5GHz@S21=-1dB。
　　基于論文的工作，設(shè)計了一種射頻多芯片組件封裝，實現(xiàn)了具有共面?zhèn)鬏斁€結(jié)構(gòu)的引線框架和多芯片組件封裝模型，并完成封裝制作和樣品測試。