1024點浮點FFT處理器的研究與實現(xiàn).pdf

1、FFT處理器在語音識別、圖像處理和頻譜分析等有著廣泛的應(yīng)用，在OFDM系統(tǒng)中各子載波的調(diào)制解調(diào)采用一個實時的快速傅里葉變換FFT處理器來實現(xiàn)，在OFDM系統(tǒng)中數(shù)據(jù)傳輸?shù)乃俾室话闶窃?Mbps到155Mbps之間，在速度上對FFT處理器提出了很高的要求。隨著集成電路制造水平的不斷進步，自主研發(fā)的高性能FFT處理器成為可能，根據(jù)項目要求，對專用FFT實現(xiàn)方法進行研究，通過選用不同硬件結(jié)構(gòu)，在綜合考慮硬件特性和滿足系統(tǒng)設(shè)計要求的前提下，采用A

2、SIC設(shè)計方法學(xué)進行設(shè)計，設(shè)計自由度大，也能夠很好地符合SOC片上系統(tǒng)的設(shè)計要求。 論文采用自頂向下的設(shè)計方法設(shè)計了1024點的浮點數(shù)傅里葉變換FFT處理器，在RTL級給出了完整的設(shè)計描述，編寫測試平臺對于每個模塊都進行了前仿真和時序分析，基于DC完成ASIC綜合和時序約束，在頂層完成功能驗證和隨機性測試，得到的結(jié)果和由C語言搭建的仿真模塊進行比較和對照，在Matlab中進一步驗證，最后應(yīng)用于OFDM系統(tǒng)當(dāng)中。 設(shè)計和驗

3、證過程中主要的創(chuàng)新點有：采用CSA進位保留加法器加速浮點數(shù)加法運算和浮點數(shù)乘法運算，蝶形運算單元采用純組合邏輯設(shè)計，綜合時認為是一條長周期路徑，占用3個時鐘周期的計算時間；各級旋轉(zhuǎn)因子表大小不同，節(jié)省ROM的存儲空間，RAM采用雙口RAM設(shè)計，可以同時讀寫，增加一個RAM完成信號，用于實現(xiàn)蝶形單元的迭代控制；每一個中間級采用雙狀態(tài)機加計數(shù)器對運算進行控制和讀寫地址使能的生成；建立測試平臺，對于流水線中間級測試平臺可以重用，編寫結(jié)構(gòu)化Te

4、stbench實現(xiàn)測試模塊的可重用性；提出新的針對于FFT處理器的詳細驗證方案，編寫浮點數(shù)和實數(shù)間轉(zhuǎn)換的軟件接口，基于C語言平臺編寫FFT仿真模塊，和RTL級頂層模塊輸出的數(shù)值進行比較，并利用Matlab輸出最終波形。 最后總結(jié)論文中主要的研究進展，展望在數(shù)字信號處理領(lǐng)域的進一步研究方向，并基于FPGA驗證完成FFT處理器的研究與實現(xiàn)。設(shè)計的浮點數(shù)FFT處理器和別的FFT處理器相比具有很多優(yōu)點，輸入輸出數(shù)據(jù)的范圍得到很大的拓寬，