版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、Y779858分類號:密級:單位代碼:10422學(xué):=:⑧∥▲東’,番碩士學(xué)位論文ShandongUniversityJaster’sThesiS論文題目:基于數(shù)據(jù)通路各運算部件的通用數(shù)字信號處理器設(shè)計與實現(xiàn)作者姓名姚軍專業(yè)微電子學(xué)與固體電子學(xué)指導(dǎo)教師姓名孥業(yè)技術(shù)職務(wù)林兆軍教授陳杰研究員2005年3月20日山東大學(xué)碩士學(xué)位論文ABSTRACTWiththerapiddevelopmentofmicroelectronics,digita
2、lsignalprocessingtechnologiesandcomputertechnologies,DigitalSignalProcessoremergedAsthetechnologymakesprogressrapidlyinmicroelcctronics,thefeaturesizehasbeenreducedbelow018um,even013umandthetechnologyoffeaturesizeO09umha
3、sbeenpopularBased0ntheimprovementoftechnology,themicroprocessorwhichrepresentstheleveloftheintegratedcircuitisupdatedconstantlyandbecomesstrongerandstronger,soasthedevelopmentofDSPA16bitfixedpointDSPwithhighperformanceis
4、introducedThefocusofthisthesisistodesignandimplementthecomputationalunitbasedondatapathofDSPAsix—levelpipeliningisusedwhendesigningthearchitecture,whichpredigeststhecontrolofpipelinewithoutlossofperformanceThebusarchitec
5、tureaccordswithModifiedHarvardarchitecturewhichcanprovideenoughdatarateforcomputingunitsTheMACunitoftheDSPisfastenoughtoaccomplishamultiplicationandanaccumulationTheparalleltechnologyisusedsothattheDSPcandoacomputationan
6、dgettwooprandsfromonchipmemoryinasinglecycleZero—overheadloopisimplementedanddelaybranchisrealizedtomakethepipelinemoreefficientBehavioralmodelsaremadefordatapathandcontrolpathTofunctionasareferenceonprojectscheduling,ta
7、skpartitioningforfuturedesignerasetofmethodofgeneralpurposeDSPdesignandimplementationissummarizedinthisthesisThestrategyofverificationandchiptestarealsomentionedKeywords:digitalsignalprocessing(DSP),designmethod,multiply
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 數(shù)字信號處理器低功耗數(shù)據(jù)通路的研究.pdf
- 基于MIPS指令集的RISC微處理器數(shù)據(jù)通路的設(shè)計與實現(xiàn).pdf
- 面向大數(shù)據(jù)的流處理器數(shù)據(jù)通路結(jié)構(gòu)優(yōu)化.pdf
- A-CORE體系結(jié)構(gòu)分析——處理器數(shù)據(jù)通路設(shè)計.pdf
- 專用視頻處理器指令集研究與數(shù)據(jù)通路設(shè)計.pdf
- 基于數(shù)字信號處理器的振動信號預(yù)處理研究與實現(xiàn).pdf
- 高性能數(shù)字信號處理器的設(shè)計與實現(xiàn).pdf
- 基于Zedboard的PD雷達數(shù)字信號處理器的設(shè)計與實現(xiàn).pdf
- 數(shù)字信號處理器的設(shè)計研究.pdf
- 基于時分復(fù)用的PD雷達數(shù)字信號處理器的設(shè)計與實現(xiàn).pdf
- 媒體數(shù)字信號處理器模擬器研究與實現(xiàn).pdf
- ARM7TDMI微處理器體系結(jié)構(gòu)分析和數(shù)據(jù)通路設(shè)計.pdf
- 基于數(shù)字信號處理器的心電信號分析與處理.pdf
- 基于數(shù)字信號處理器的AVS視頻編碼器的實現(xiàn)與優(yōu)化.pdf
- 基于VMM的數(shù)據(jù)通路驗證平臺的設(shè)計.pdf
- 數(shù)字信號處理器存儲器系統(tǒng)設(shè)計.pdf
- 基于并行多處理單元的數(shù)字信號處理器設(shè)計研究.pdf
- 基于CPLD的光端機數(shù)字信號處理器的設(shè)計研究.pdf
- 一種DSP數(shù)據(jù)通路的設(shè)計實現(xiàn).pdf
- 高速數(shù)字信號處理器及其應(yīng)用.pdf
評論
0/150
提交評論