基于抖動(dòng)原理的DAC靜態(tài)測(cè)試方法研究與實(shí)現(xiàn).pdf

1、高精度數(shù)模轉(zhuǎn)換器(DAC)測(cè)試一直是混合信號(hào)測(cè)試中的難點(diǎn)。隨著半導(dǎo)體技術(shù)的發(fā)展，DAC性能得到不斷提高，主要表現(xiàn)在分辨率持續(xù)提高。傳統(tǒng)的DAC測(cè)試是使用更高分辨率的ADC采集DAC的模擬輸出信號(hào)實(shí)現(xiàn)的，但是該方法的成本一般較高。因此，研究出一種在低精度ADC測(cè)試環(huán)境下準(zhǔn)確評(píng)測(cè)高精度DAC性能的方法具有十分重要的現(xiàn)實(shí)意義。
　　首先，本文從理論上深入研究不同抖動(dòng)信號(hào)對(duì)ADC性能的影響，并從ADC的輸出碼密度角度分析抖動(dòng)對(duì)ADC的DN

2、L總誤差的改善。然后，基于上述分析結(jié)果本文提出了一種低精度ADC測(cè)試高精度DAC可行的測(cè)試方案，即在ADC輸入端加入臺(tái)階抖動(dòng)信號(hào)，以減少ADC的量化誤差影響，能夠準(zhǔn)確提取小于1LSB的信號(hào)，并結(jié)合重復(fù)取平均算法，進(jìn)一步增加測(cè)試結(jié)果的準(zhǔn)確性。本文利用labview軟件對(duì)方案的可行性進(jìn)行驗(yàn)證，證實(shí)了可以使用8位低精度ADC測(cè)試12位高精度的DAC，產(chǎn)生抖動(dòng)信號(hào)的DAC分辨率最低可以為6位，并總結(jié)出上述三者之間的轉(zhuǎn)換位數(shù)關(guān)系式。最后，搭建基于

3、NI儀器的測(cè)試平臺(tái)，利用16位高精度DAC進(jìn)行實(shí)際測(cè)量，測(cè)試結(jié)果表明：DNL為0.53922LSB，INL為0.51892LSB，滿足低精度ADC測(cè)試高精度DAC準(zhǔn)確度要求。
　　在同樣測(cè)試環(huán)境下，將所測(cè)結(jié)果分別與未加抖動(dòng)信號(hào)、加隨機(jī)噪聲抖動(dòng)信號(hào)測(cè)試的結(jié)果作比較，測(cè)試結(jié)果精度提高了10％左右，為了驗(yàn)證該方案達(dá)到設(shè)計(jì)指標(biāo)，將所測(cè)到的數(shù)據(jù)與使用24位高精度ADC測(cè)試結(jié)果相比較，該方案能夠滿足需求。本方案為解決高精度DAC測(cè)試提供了參考