考慮工藝波動(dòng)和散射效應(yīng)的納米級(jí)CMOS互連線特性研究.pdf

1、隨著CMOS集成電路工藝特征尺寸進(jìn)入納米級(jí)階段,互連性能已經(jīng)成為制約集成電路設(shè)計(jì)的關(guān)鍵因素之一。在納米級(jí)工藝下,工藝波動(dòng)帶有隨機(jī)性,會(huì)直接造成集成電路物理結(jié)構(gòu)的改變,進(jìn)而影響互連性能,從而顯著地影響集成電路功能和性能。另外,集成電路制造技術(shù)的不斷提高,導(dǎo)致互連線尺寸不斷減小,進(jìn)而產(chǎn)生愈發(fā)嚴(yán)重的散射效應(yīng),散射效應(yīng)的存在將大大增大互連金屬的電阻率,進(jìn)而影響互連線諸如延時(shí)和帶寬等性能。因此,為了正確地分析和設(shè)計(jì)集成電路,需要考慮工藝波動(dòng)和散射

2、效應(yīng)對(duì)互連性能的影響。
　　 由于工藝波動(dòng)和散射效應(yīng)的嚴(yán)重影響,本文首先基于等效Elmore延時(shí)模型,通過(guò)多項(xiàng)式混沌理論和伽遼金法,采用逐次線性近似方法,提出一種考慮工藝波動(dòng)的RCL統(tǒng)計(jì)延時(shí)模型。然后,本文對(duì)散射效應(yīng)問(wèn)題進(jìn)行分析,并具體探討了散射效應(yīng)對(duì)互連性能的影響。另外,基于在納米級(jí)工藝下,互連性能對(duì)集成電路功能和性能的顯著作用,本文提出了一種優(yōu)化互連性能的互連尺寸優(yōu)化模型。Hspice仿真結(jié)果表明本文提出的延時(shí)模型和互連尺寸