鎖存器加固設(shè)計(jì)與應(yīng)用.pdf

1、深亞微米CMOS電路對(duì)外部輻射現(xiàn)象很敏感，有可能導(dǎo)致軟錯(cuò)誤的發(fā)生。因此，研究抗軟錯(cuò)誤的電路設(shè)計(jì)具有實(shí)際意義。由宇宙中粒子輻射引起的軟錯(cuò)誤通常有三類，包括單粒子翻轉(zhuǎn) SEU(single event upset)，單粒子瞬態(tài) SET(single event transient)，單粒子閉鎖 SEL(single event latch-up)。然而傳統(tǒng)的容錯(cuò)方法在功耗、面積和性能等方面耗費(fèi)大量的成本，故存儲(chǔ)單元的低功耗加固設(shè)計(jì)（如鎖存器

2、和存儲(chǔ)器）越來越重要。
　　本文采用SMIC90nm工藝實(shí)現(xiàn)了四個(gè)高性能加固CMOS鎖存器，這幾種電路都是基于施密特觸發(fā)器的延遲作用而設(shè)計(jì)的不同結(jié)構(gòu)。采用Hspice模擬仿真測算各加固鎖存器的關(guān)鍵參數(shù)，包括臨界電荷量，功耗，面積估算等。并介紹一種綜合性能參數(shù)QPAR值來統(tǒng)一衡量各鎖存器的綜合性能；通過與現(xiàn)有的加固鎖存器結(jié)構(gòu)進(jìn)行對(duì)比分析，四種加固鎖存器對(duì)作用于內(nèi)部或者外部節(jié)點(diǎn)的瞬時(shí)錯(cuò)誤TFs不敏感，且不依賴于晶體管尺寸。而其中第四種