語音處理芯片的后端設(shè)計(jì)與關(guān)鍵技術(shù)研究.pdf

1、隨著集成電路技術(shù)的不斷進(jìn)步，其制造工藝的特征尺寸不斷縮小、設(shè)計(jì)規(guī)模不斷增大，從而給當(dāng)今的集成電路設(shè)計(jì)人員帶來了諸多難題和挑戰(zhàn)。如怎樣才能設(shè)計(jì)出性能更好、功耗更低、面積更小和可靠性更高的芯片，如何解決由于工藝的特征尺寸變小和晶圓的尺寸變大帶來的一系列問題等等。
　　本文以本實(shí)驗(yàn)室開發(fā)的一款語音處理芯片為例，研究了芯片的物理實(shí)現(xiàn)細(xì)節(jié)和幾個(gè)關(guān)鍵技術(shù)問題。該語音處理芯片主要功能模塊包括一個(gè)解碼核心模塊和三個(gè)外圍功能單元，同時(shí)包括兩個(gè)嵌入式

2、ROM、兩個(gè)嵌入式單端口SRAM和兩個(gè)嵌入式雙端口SRAM等物理宏模塊。整個(gè)后端設(shè)計(jì)包括數(shù)據(jù)準(zhǔn)備、布圖規(guī)劃、電源規(guī)劃、布局、時(shí)鐘樹綜合和布線，并采用了扁平化的設(shè)計(jì)流程。
　　在本語音處理芯片后端設(shè)計(jì)的每個(gè)階段，對諸多實(shí)現(xiàn)細(xì)節(jié)進(jìn)行了考慮。在布圖規(guī)劃階段，確定了芯片的大小，選擇了所需的各種I/O單元，并確定了其位置，完成了宏單元的擺放。在電源規(guī)劃階段，定義了電源、接地及其連接關(guān)系，同時(shí)對電源環(huán)和電源條進(jìn)行了設(shè)計(jì)。在考慮時(shí)序、噪聲、布線