10-40 Gbps光通信和萬(wàn)-千兆以太網(wǎng)時(shí)鐘處理芯片設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè)，還剩109頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著光纖通信干線系統(tǒng)向STM-64/OC-192級(jí)別10 Gbps速率的提升、千兆以太網(wǎng)在公共數(shù)據(jù)網(wǎng)絡(luò)中的大規(guī)模應(yīng)用以及萬(wàn)兆以太網(wǎng)標(biāo)準(zhǔn)的正式發(fā)布，數(shù)字通信業(yè)務(wù)的蓬勃發(fā)展導(dǎo)致數(shù)字通信系統(tǒng)對(duì)物理層處理芯片的速度提出了更高的要求，而時(shí)鐘處理電路正是制約其速度提升的瓶頸之一。
　　 數(shù)字通信物理層時(shí)鐘處理電路主要包括發(fā)送端的時(shí)鐘產(chǎn)生單元(CGU)和接收端的時(shí)鐘恢復(fù)電路(CRC)。鎖相環(huán)(PLL)是當(dāng)前實(shí)現(xiàn)時(shí)鐘處理電路應(yīng)用最為廣泛的技術(shù)。

2、
　　 通過(guò)對(duì)基于電荷泵鎖相環(huán)(CPPLL)的時(shí)鐘倍頻電路的分析，設(shè)計(jì)和仿真了10 Gbps 光纖通信和萬(wàn)/千兆以太網(wǎng)時(shí)鐘產(chǎn)生單元，并實(shí)現(xiàn)了一個(gè)CMOS工藝千兆以太網(wǎng)時(shí)鐘產(chǎn)生/倍頻芯片；作為超高速時(shí)鐘處理芯片中的核心電路，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)CMOS工藝3.125 GHz全集成環(huán)形壓控振蕩器(VCO)芯片和一個(gè)GaAs工藝7.2 GHz超高速模擬鎖相環(huán)(APLL)芯片。
　　 時(shí)鐘恢復(fù)電路是數(shù)字通信物理層處理芯片中最難設(shè)計(jì)的

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論