10-40Gb-s光通信和萬兆以太網(wǎng)超高速數(shù)據(jù)判決芯片設(shè)計.pdf

1、近十多年來，通信技術(shù)飛速發(fā)展，局域網(wǎng)和光纖通信的技術(shù)取得了革命性的進(jìn)步，光纖通信集成電路和萬兆以太網(wǎng)的研究已趨于白熱化。 超高速數(shù)據(jù)判決芯片廣泛應(yīng)用于以太網(wǎng)物理媒體附屬層(PMA)以及光纖通信系統(tǒng)時鐘數(shù)據(jù)恢復(fù)模塊中，其性能往往決定了通信系統(tǒng)的指標(biāo)，其電路的最高工作速率很大程度上制約著整個通信系統(tǒng)的最高工作速率。數(shù)據(jù)判決的集成電路廣泛采用主從D觸發(fā)器來實現(xiàn)，而D觸發(fā)器是各種數(shù)字電路的核心單元，同時又是以太網(wǎng)物理媒體附屬層及光纖通信

2、系統(tǒng)中分接、復(fù)接電路的關(guān)鍵模塊。因此，超高速數(shù)據(jù)判決芯片的研制有著舉足輕重的地位。 本文首先簡要介紹了時鐘提取和數(shù)據(jù)判決電路的構(gòu)成與基本原理。在討論了數(shù)據(jù)判決的基本原理后，分析了利用D觸發(fā)器實現(xiàn)的數(shù)據(jù)判決電路的幾種結(jié)構(gòu)。由于超高速集成電路設(shè)計的一些特殊性，本文接著介紹了超高速集成電路的設(shè)計，討論了設(shè)計中涉及的匹配技術(shù)、互連線寄生模型及傳輸線行為分析、一些高頻補償技術(shù)(即：在本文實現(xiàn)的HLO結(jié)構(gòu)和超動態(tài)結(jié)構(gòu)的判決電路中分別采用的并

3、聯(lián)峰化技術(shù)和負(fù)反饋技術(shù))。 電路設(shè)計是本文的重要部分，也是超高速數(shù)據(jù)判決電路設(shè)計的核心。在設(shè)計中不僅要考慮速度、面積、功耗等一些共性因素，還要考慮數(shù)據(jù)判決電路設(shè)計的指標(biāo)：工作速率范圍、判決靈敏度、相位裕度、輸出相位偏移等。不同的電路形式具有不同的優(yōu)缺點，本文較詳細(xì)地介紹了應(yīng)用于千兆以太網(wǎng)的CMOS邏輯的數(shù)據(jù)判決電路、具有90度可調(diào)移相的萬兆以太網(wǎng)數(shù)據(jù)判決電路、40Gbps的超高速數(shù)據(jù)判決電路(即：HLO結(jié)構(gòu)和超動態(tài)結(jié)構(gòu)的數(shù)據(jù)判決

4、電路)。版圖設(shè)計在整個芯片設(shè)計過程中是非常重要的一步，在高速集成電路的設(shè)計中，版圖的設(shè)計直接關(guān)系到芯片的性能，因此文中給出了一些版圖設(shè)計中需要注意地問題。最后本文給出了各個芯片的仿真及測試結(jié)果，討論了其性能指標(biāo)并且比較了各個芯片不同的優(yōu)缺點。 本文研究課題受到國家863計劃10-40Gbps光收發(fā)關(guān)鍵器件芯片技術(shù)研究課題和10Gbps以太網(wǎng)物理層上下行接口處理芯片研究課題資助，其中10Gbps以太網(wǎng)物理層上下行接口處理芯片研究課