面向視頻處理的可重構(gòu)計(jì)算系統(tǒng)結(jié)構(gòu)設(shè)計(jì).pdf

1、可重構(gòu)計(jì)算兼顧軟件的靈活與硬件的高性能,在視頻處理領(lǐng)域有著廣闊的應(yīng)用前景,已經(jīng)成為研究的熱點(diǎn),但也面臨著很多問題:如可重構(gòu)系統(tǒng)設(shè)計(jì)缺少方法學(xué)指導(dǎo)、系統(tǒng)缺少實(shí)際應(yīng)用的性能分析支持等。本文面向視頻處理領(lǐng)域構(gòu)建可重構(gòu)計(jì)算系統(tǒng),對可重構(gòu)計(jì)算系統(tǒng)設(shè)計(jì)的流程,實(shí)現(xiàn)以及驗(yàn)證方法進(jìn)行了詳細(xì)的闡述和分析。本文首先提出了可重構(gòu)系統(tǒng)設(shè)計(jì)的流程。該流程包括算法分離與提取、目標(biāo)應(yīng)用的軟硬件劃分、算法分析與信息提取以及系統(tǒng)設(shè)計(jì)等步驟。根據(jù)該流程,本文以H.264解

2、碼器為目標(biāo)應(yīng)用,進(jìn)行了可重構(gòu)系統(tǒng)的設(shè)計(jì)。文中詳細(xì)討論了該系統(tǒng)的設(shè)計(jì)過程以及系統(tǒng)模型、存儲器行為、陣列互連、PE內(nèi)部結(jié)構(gòu)以及控制器行為等具體內(nèi)容。為了驗(yàn)證該系統(tǒng)在視頻處理領(lǐng)域的有效性,本文將H.264解碼器中的具體算法,如整數(shù)余弦反變換、反哈達(dá)瑪變換、半像素插值等映射于前文設(shè)計(jì)的可重構(gòu)陣列中,得到了各算法的映射性能。而后利用SoCDesigner平臺搭建整個系統(tǒng)模型,并在該模型中完成了16×16像素殘差圖像的整數(shù)余弦反變換,用時約390個

3、周期。為了得到系統(tǒng)的實(shí)際性能,本文還對系統(tǒng)中的陣列部分進(jìn)行了RTL級建模與綜合,陣列部分在SMIC180nm工藝條件下的前端綜合結(jié)果表明其工作頻率可達(dá)300MHz。結(jié)合算法映射所得的具體性能,系統(tǒng)驗(yàn)證的結(jié)果以及陣列的工作頻率,本文對系統(tǒng)應(yīng)用于H.264解碼器的實(shí)際性能進(jìn)行了合理評估。評估結(jié)果表明:系統(tǒng)支持H.264標(biāo)準(zhǔn),可以滿足SVGA格式以下(含4CIF格式)的視頻圖像實(shí)時解碼要求,滿足并且超過了課題所要求的指標(biāo)。文章的最后給出了提升