Si基應(yīng)變?nèi)SCMOS關(guān)鍵技術(shù)研究.pdf

1、本文基于Si基應(yīng)變材料在三維CMOS中的應(yīng)用，首先研究分析了Si基應(yīng)變材料的品格結(jié)構(gòu)，形成壓應(yīng)變與張應(yīng)變的機理，應(yīng)變Si/應(yīng)變SiGe材料的基本物理特性，尤其是應(yīng)變導致的載流子遷移率增強及機理。研究分析了應(yīng)變對Si和SiGe能帶的影響，給出了應(yīng)變Si和應(yīng)變SiGe的禁帶寬度模型，并提出一種利用pn結(jié)電容-電壓曲線測量應(yīng)變SiGe禁帶寬度的新方法。采用數(shù)值擬合的方法，得到了適于Medici仿真的應(yīng)變Si與應(yīng)變SiGe材料的低場電子和空穴的

2、遷移率模型，為Si基應(yīng)變?nèi)SCMOS器件與電路的設(shè)計與優(yōu)化提供了理論基礎(chǔ)。
　　 研究分析了硅片直接鍵合與智能剝離技術(shù)，提出并采用低溫/高真空硅片直接鍵合，同時結(jié)合智能剝離技術(shù)實現(xiàn)SOI結(jié)構(gòu)，并在550℃、2.1×10-2Pa的條件下制備出這種SOI結(jié)構(gòu)。該SOI結(jié)構(gòu)的頂層單晶硅膜的表面粗糙度小于8.5nm，缺陷密度低于90cm-2，鍵合強度達到153.7Kgf/cm2，該方法可為Si基應(yīng)變?nèi)SCMOS集成電路的后續(xù)有源層提供高

3、質(zhì)量的單晶硅材料，同時，該方法的低溫/高真空退火過程可避免傳統(tǒng)的高溫退火過程對三維集成電路的有源層材料及器件結(jié)構(gòu)、性能的影響，有效地提高界面的鍵合質(zhì)量與鍵合強度。
　　 在低溫/高真空硅片直接鍵合與智能剝離實現(xiàn)SOI結(jié)構(gòu)基礎(chǔ)上，提出了一種基于該結(jié)構(gòu)的應(yīng)變Si/應(yīng)變SiGe三維CMOS器件結(jié)構(gòu)，并對其電學特性進行了研究與仿真分析。結(jié)果顯示，與體硅CMOS器件相比，由于采用應(yīng)變Si與應(yīng)變SiGe材料，該CMOS結(jié)構(gòu)器件的載流子遷移率

4、高，電流驅(qū)動能力強，跨導高。同時，由于采用SOI結(jié)構(gòu)，器件的寄生電容小，且易于實現(xiàn)全介質(zhì)隔離，集成度高，在高速和低壓、低功耗電路中可以有廣闊的應(yīng)用前景。
　　 本文還提出并研究了另一種垂直層疊共柵應(yīng)變Si/應(yīng)變SiGe量子阱CMOS器件結(jié)構(gòu)。該CMOS結(jié)構(gòu)中分別用張應(yīng)變的Si與壓應(yīng)變的SiGe作為NMOS與PMOS的量子阱導電溝道，載流子遷移率高。同時，提出并采用以p+多晶SiGe作為柵電極材料，利用p+多晶SiGe功函數(shù)隨Ge

5、組分連續(xù)變化的特點，實現(xiàn)NMOS與PMOS閾值電壓的同時調(diào)整與匹配。論文對該CMOS器件從能帶結(jié)構(gòu)、載流子面密度、直流特性、交流特性等方面進行了研究分析與仿真，驗證了其可行性。深入探討了主要層結(jié)構(gòu)參數(shù)與材料物理參數(shù)對NMOS和PMOS性能的影響，給出了優(yōu)化后的器件結(jié)構(gòu)參數(shù)與電學特性參數(shù)，如δ摻雜層、閾值電壓、跨導和特征頻率等。最后，以CMOS反相器作為對該結(jié)構(gòu)的一個應(yīng)用，仿真了其傳輸特性，仿真結(jié)果表明，該結(jié)構(gòu)邏輯關(guān)系正確，性能優(yōu)越。該C