采用FEC技術(shù)的無線數(shù)字音頻傳輸平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著科技和社會(huì)的發(fā)展，關(guān)于無線數(shù)據(jù)傳輸技術(shù)的研究日益增多。在這個(gè)領(lǐng)域中，被關(guān)注的焦點(diǎn)，是如何在不同的應(yīng)用環(huán)境中，有效降低無線傳輸?shù)恼`碼率，使接收信息迅速而準(zhǔn)確，滿足實(shí)際需要。 信息在發(fā)送端經(jīng)糾錯(cuò)編碼后進(jìn)入信道，接收端通過糾錯(cuò)譯碼自動(dòng)糾正傳輸中的差錯(cuò)，這樣的運(yùn)作方式叫做前向糾錯(cuò)(FEC，F(xiàn)orward Error Cotrection)。前向糾錯(cuò)技術(shù)的特點(diǎn)，使之廣泛應(yīng)用到語音，圖像傳輸?shù)葓?chǎng)合。本文主要研究了一種基于FEC技術(shù)和用F

2、PGA(Field Programmable Gates Array，現(xiàn)場(chǎng)可編程邏輯門陣列)搭成的硬件電路的數(shù)字音頻無線傳輸平臺(tái)的實(shí)現(xiàn)。通過該平臺(tái)，能夠在3×10<'-3>的信道誤碼率情況下，將接收端的誤碼率降底到1×10<'-7>左右。該技術(shù)可以運(yùn)用到無線耳機(jī)的場(chǎng)合，降低無線傳輸?shù)恼`碼率，在接收端恢復(fù)出悅耳動(dòng)聽的音樂。 本設(shè)計(jì)在Matlab中進(jìn)行整體搭建，采用VerilogHDL硬件描述語言進(jìn)行代碼編寫，并使用QuartusⅡ

3、5.0完成軟核的綜合、布局布線，在Modelsim中進(jìn)行時(shí)序仿真驗(yàn)證，并下載到Altera公司的Cyclone系列芯片中進(jìn)行驗(yàn)證測(cè)試。其核心部分，是在FEC中使用的糾錯(cuò)碼方案的選擇。經(jīng)過分析，文中選擇了兩級(jí)RS編碼并加交織的編碼方法，即外碼使用RS(10，8)碼，交織后，內(nèi)碼使用RS(20，16)碼。文中對(duì)該糾錯(cuò)碼的編解碼方法進(jìn)行了詳細(xì)的講述，并對(duì)其達(dá)到的糾錯(cuò)性能進(jìn)行了驗(yàn)證。 在無線收發(fā)的實(shí)現(xiàn)上，本文介紹了采用AMIC公司的無線