IC設(shè)計(jì)原型驗(yàn)證技術(shù)研究與實(shí)現(xiàn).pdf

1、ASIC設(shè)計(jì)的規(guī)模不斷擴(kuò)大復(fù)雜度不斷增加，驗(yàn)證在整個(gè)ASIC設(shè)計(jì)流程中占有相當(dāng)大的比例。在處理大規(guī)模設(shè)計(jì)或高速數(shù)據(jù)處理的應(yīng)用時(shí)，現(xiàn)有的EDA驗(yàn)證軟件往往不能達(dá)到了令人滿意的覆蓋率。FPGA原型的出現(xiàn)極大的提高了驗(yàn)證的效率，并使得軟件工程師和系統(tǒng)工程師的驗(yàn)證工作在IC流片前就可以并行地在FPGA原型上展開，縮短了從設(shè)計(jì)到產(chǎn)品化的時(shí)間，為快速面向市場(chǎng)提供了有力的保障。
　　 雖然FPGA的容量不斷增大，但是許多超大規(guī)模ASIC不能在

2、一顆FPGA上實(shí)現(xiàn)，所以需要將一個(gè)IC設(shè)計(jì)劃分到幾個(gè)FPGA上，多FPGA驗(yàn)證成為IC設(shè)計(jì)者普遍采用的方式。本文分析多FPGA驗(yàn)證代碼轉(zhuǎn)換與bug定位問題，并著重研究了多FPGA驗(yàn)證面臨的兩個(gè)典型難題，即邏輯劃分與引腳限制。
　　 ASIC設(shè)計(jì)如何劃分，劃分采用什么樣的算法與步驟，這稱為邏輯劃分問題。針對(duì)邏輯劃分問題，文中提到的基于模塊的邊界進(jìn)行劃分的方法對(duì)邏輯劃分有指導(dǎo)作用。基于該方法構(gòu)建劃分算法也是實(shí)現(xiàn)軟件自動(dòng)劃分的一個(gè)研究