ASIC原型驗(yàn)證中IP核移植技術(shù)的研究.pdf

1、隨著ASIC芯片復(fù)雜度的增加，驗(yàn)證在ASIC設(shè)計(jì)中起著至關(guān)重要的作用。在眾多的驗(yàn)證方法中，采用基于FPGA原型驗(yàn)證可實(shí)現(xiàn)ASIC芯片的軟件與硬件協(xié)同驗(yàn)證，縮短了芯片設(shè)計(jì)開發(fā)周期，提高驗(yàn)證效率。
　　 由于ASIC與FPGA兩者物理結(jié)構(gòu)上的異同，使得FPGA并不能完全再現(xiàn)ASIC設(shè)計(jì)，出現(xiàn)了ASIC代碼和FPGA代碼不兼容性問題。本文以解決原型驗(yàn)證過程中代碼兼容性問題為主線，詳細(xì)研究了IP核移植技術(shù)。首先簡要介紹了本次設(shè)計(jì)開發(fā)的6

2、4位RISC微處理器的體系架構(gòu)。緊接著介紹了原型驗(yàn)證平臺搭建情況。隨后簡要描述了FPGA原型驗(yàn)證的流程。
　　 最后著重針對FPGA原型驗(yàn)證時(shí)，出現(xiàn)的IP核移植這一首要問題，歸納出三種常需要移植的IP核，總結(jié)并概括一般情況下將ASIC設(shè)計(jì)轉(zhuǎn)到FPGA時(shí)，IP核移植的十個(gè)步驟，并對其中的重點(diǎn)步驟進(jìn)行了分析。結(jié)合所承擔(dān)的“64位RISC微處理器開發(fā)”項(xiàng)目，詳細(xì)論述了項(xiàng)目中存儲單元移植時(shí)外圍時(shí)序控制電路的實(shí)現(xiàn)和時(shí)鐘單元的移植過程，并對