版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著半導(dǎo)體技術(shù)的快速發(fā)展,晶體管特征尺寸的不斷縮小,集成電路規(guī)模的不斷增大,芯片的工作速率變得越來越高,客觀上對(duì)芯片間通信的要求也成比例地增加。然而,由于I/O端口數(shù)目增加速度緩慢,所以就相應(yīng)地要求每個(gè)I/O端口的平均傳輸帶寬不斷增加。相比于傳統(tǒng)的電信號(hào)傳輸,光纖傳輸由于其帶寬大、功耗低、延遲小及抗干擾能力強(qiáng)等優(yōu)點(diǎn),成為芯片間高速數(shù)據(jù)傳輸?shù)氖走x。
復(fù)接器是光發(fā)射機(jī)中的重要模塊,它將多路低速數(shù)據(jù)合并為一路高速數(shù)據(jù)。雖然大部分
2、獨(dú)立的復(fù)接器芯片設(shè)計(jì)中,并沒有涉及到時(shí)鐘相關(guān)的電路;然而,在一個(gè)完備的系統(tǒng)中,復(fù)接器需要結(jié)合相應(yīng)的時(shí)鐘處理電路(包括時(shí)鐘產(chǎn)生和相位對(duì)準(zhǔn))才能正常工作。本文通過對(duì)現(xiàn)存的時(shí)鐘處理技術(shù)進(jìn)行分析比較,結(jié)合應(yīng)用的實(shí)際,采用鎖相環(huán)技術(shù)分別設(shè)計(jì)并實(shí)現(xiàn)了兩種全集成的復(fù)接器電路。
本文首先簡(jiǎn)要介紹鎖相環(huán)技術(shù)及復(fù)接器原理,然后詳細(xì)分析時(shí)鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)、原理及其設(shè)計(jì)方法,并將其應(yīng)用于本文的電路設(shè)計(jì)中。
采用SMIC0.18μ
3、m1P6M混合信號(hào)CMOS工藝設(shè)計(jì)了一個(gè)應(yīng)用于芯片間光互連的具有時(shí)鐘提取功能的10Gb/s2:1半速率復(fù)接器。時(shí)鐘提取環(huán)路基于Bang-Bang型鎖相環(huán),采用了Pottbacker鑒頻鑒相器,3級(jí)環(huán)形差分SGHz壓控振蕩器、V/I電路以及二階低通濾波器,電容全部片內(nèi)集成。2:1復(fù)接器采用主從-主從主結(jié)構(gòu)的半速率復(fù)接器。整個(gè)芯片面積為670μm×760μm,在1.8V的電源下功耗為180mW,其中核心電路功耗108mW。時(shí)鐘提取環(huán)路的牽引
4、范圍為1GHz,提取出的時(shí)鐘的單端擺幅超過300mV,RMS抖動(dòng)為1.9ps,1MHz頻偏處的相位噪聲為-114dBc/Hz。半速率復(fù)接器復(fù)接出的10Gb/s數(shù)據(jù)單端擺幅大于300mV。
采用SMIC0.18μm1P6M混合信號(hào)CMOS工藝設(shè)計(jì)了一個(gè)應(yīng)用于芯片間光互連的具有時(shí)鐘提取及倍頻功能的5Gb/s2:1全速率復(fù)接器。時(shí)鐘提取環(huán)路基于Bang-Bang型鎖相環(huán),并增加了1:2分頻電路。2:1全速率復(fù)接器在半速率復(fù)接器的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 10Gb-s時(shí)鐘數(shù)據(jù)恢復(fù)與1-10分接器的研究與設(shè)計(jì).pdf
- 40Gb-s1-4分接器設(shè)計(jì).pdf
- 基于RapidIO協(xié)議下的5Gb-s高速串行數(shù)據(jù)發(fā)送器設(shè)計(jì).pdf
- 10Gb-s CMOS時(shí)鐘恢復(fù)電路.pdf
- 10Gb-s VCSEL驅(qū)動(dòng)器設(shè)計(jì).pdf
- 40Gb-s SerDes接收系統(tǒng)分接器的設(shè)計(jì).pdf
- 10Gb-s CMOS時(shí)鐘和數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 10Gb-s APD光電探測(cè)器的研制.pdf
- 10Gb-s GaAs-SiGe激光驅(qū)動(dòng)器設(shè)計(jì).pdf
- 10Gb-s電流輸出型激光驅(qū)動(dòng)器設(shè)計(jì).pdf
- 10Gb-s Ethernet收發(fā)模塊研究.pdf
- 光纖通信用10Gb-s時(shí)鐘與數(shù)據(jù)恢復(fù)電路.pdf
- 10Gb-s光收發(fā)模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 5Gb-s GaAs MSM-PHEMT單片光電子集成(OEIC)接收機(jī)前端.pdf
- 光纖通信用80Gb-s以上速率數(shù)據(jù)復(fù)接集成電路研究與設(shè)計(jì).pdf
- 應(yīng)用于40Gb-s SerDes系統(tǒng)的鎖相環(huán)時(shí)鐘倍頻器設(shè)計(jì).pdf
- 10Gb-s XFP光收發(fā)模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 40Gb-s半速率時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 10-40Gb-s光通信和萬兆以太網(wǎng)時(shí)鐘產(chǎn)生及恢復(fù)電路的設(shè)計(jì).pdf
- 16Gb-s VCSEL驅(qū)動(dòng)器優(yōu)化設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論