嵌入式高精度浮點(diǎn)協(xié)處理器設(shè)計(jì).pdf

1、浮點(diǎn)運(yùn)算是高精度的運(yùn)算方式，主要應(yīng)用在科學(xué)和多媒體計(jì)算中。浮點(diǎn)運(yùn)算能力是關(guān)系到CPU的多媒體、3D圖形處理的一個重要指標(biāo)。相對于定點(diǎn)運(yùn)算來說，不具備浮點(diǎn)運(yùn)算單元的主CPIJ所從事的浮點(diǎn)運(yùn)算，都是在許可范圍內(nèi)盡可能逼近的近似值。隨著多媒體和互聯(lián)網(wǎng)的高速發(fā)展，更高性能的精確計(jì)算對嵌入式CPU的浮點(diǎn)運(yùn)算能力提出更高的要求。雖然一些軟件庫被開發(fā)出來暫時解決浮點(diǎn)計(jì)算問題，但是軟件級別的模擬速度較慢，不能滿足一些嵌入式系統(tǒng)的實(shí)時性要求，因此需要設(shè)計(jì)

2、一種硬件結(jié)構(gòu)來滿足嵌入式領(lǐng)域的浮點(diǎn)運(yùn)算需求。 本文給出一種兼容IEEE754標(biāo)準(zhǔn)的嵌入式高性能浮點(diǎn)協(xié)處理器--VFP的設(shè)計(jì)與實(shí)現(xiàn)方法。該協(xié)處理器通過主處理器提供的外部協(xié)處理器接口同主處理器連接，支持浮點(diǎn)標(biāo)量和向量操作，能夠通過硬件高速執(zhí)行符合IEEE754標(biāo)準(zhǔn)單精度、雙精度的加、減、乘、除、乘加、平方根等運(yùn)算，支持從浮點(diǎn)到整字的轉(zhuǎn)換，具有分立的64位高帶寬的load/store總線。 使用該協(xié)處理器的嵌入式協(xié)處理器可以得

3、到多方面的性能提高：VFP可以在浮點(diǎn)運(yùn)算方面提高汽車的性能，包括在對精確性和可預(yù)測性要求較高的機(jī)械傳動和車體控制應(yīng)用，汽車中的機(jī)械傳動、ABS系統(tǒng)、牽引控制、靈活性背負(fù)系統(tǒng)等關(guān)鍵應(yīng)用；圖像應(yīng)用如比例縮放、印刷中的字形產(chǎn)生、3D轉(zhuǎn)換、FFT、圖形過濾等；下一代消費(fèi)產(chǎn)品如網(wǎng)絡(luò)應(yīng)用產(chǎn)品、網(wǎng)關(guān)和機(jī)項(xiàng)盒可以直接受益于VFP，等等。 該協(xié)處理器使用自頂向下的基于系統(tǒng)級算法的快速成型設(shè)計(jì)流程。首先確定系統(tǒng)的設(shè)計(jì)目標(biāo)和關(guān)鍵性能參數(shù)。然后在系統(tǒng)級

4、設(shè)計(jì)階段確定系統(tǒng)流水線劃分和各運(yùn)算實(shí)現(xiàn)算法，并進(jìn)行有效性評估及優(yōu)化。進(jìn)一步在RTL級設(shè)計(jì)通過改變底層實(shí)現(xiàn)進(jìn)行性能優(yōu)化。最終得到符合要求的設(shè)計(jì)。 本設(shè)計(jì)著眼于嵌入式的應(yīng)用領(lǐng)域，力求做到性能和功耗、面積代價(jià)的權(quán)衡。該設(shè)計(jì)的技術(shù)特點(diǎn)如下： 數(shù)據(jù)通路上，使用改進(jìn)的浮點(diǎn)乘累加數(shù)據(jù)通路和浮點(diǎn)單/雙精度乘法的舍入方法，提供完全真正意義上的符合IEEE754舍入標(biāo)準(zhǔn)的乘累加運(yùn)算，縮短了流水線關(guān)鍵路徑，減少芯片面積代價(jià)。使用改進(jìn)的恒定周期

5、的迭代算法實(shí)現(xiàn)了除法和開方的復(fù)用設(shè)計(jì)，減少了面積代價(jià)，降低了系統(tǒng)功耗。使用分立的Load/Store總線和主處理器交換數(shù)據(jù)，去除了影響系統(tǒng)數(shù)據(jù)吞吐率的性能瓶頸。流水線技術(shù)上，使用共發(fā)射的兩條獨(dú)立數(shù)據(jù)處理流水線。使用適合嵌入式設(shè)計(jì)的簡化的記分牌技術(shù)來解決系統(tǒng)的數(shù)據(jù)和資源沖突，實(shí)現(xiàn)不同流水線指令的亂序執(zhí)行。使用提交隊(duì)列保證指令的順序提交。使用緩沖隊(duì)列減少寄存器堆的端口，使用分立迭代單元的方法實(shí)現(xiàn)浮點(diǎn)向量迭代運(yùn)算操作。使用預(yù)測技術(shù)實(shí)現(xiàn)適合嵌入

6、式的非精確浮點(diǎn)異常處理，給出完全符合IEEE754標(biāo)準(zhǔn)規(guī)定的異常處理結(jié)果。 本文的創(chuàng)新之處在于使用改進(jìn)的浮點(diǎn)乘累加數(shù)據(jù)通路和浮點(diǎn)單/雙精度乘法的舍入方法，提供完全真正意義上的符合IEEE754.舍入標(biāo)準(zhǔn)的乘累加運(yùn)算，縮短了流水線關(guān)鍵路徑，減少芯片面積代價(jià)。使用改進(jìn)的恒定周期的迭代算法實(shí)現(xiàn)了除法和開方的復(fù)用設(shè)計(jì)，減少了面積代價(jià)，降低了系統(tǒng)功耗。使用緩沖隊(duì)列減少寄存器堆的端口。 設(shè)計(jì)采用TSMC.13工藝進(jìn)行RTL綜合，系統(tǒng)