多功能網(wǎng)絡(luò)測試儀設(shè)計及分組處理模塊FPGA實現(xiàn).pdf

1、隨著寬帶網(wǎng)絡(luò)設(shè)備的迅速發(fā)展,國內(nèi)對網(wǎng)絡(luò)測試設(shè)備的需求也越來越大。國外雖已經(jīng)研制出多種網(wǎng)絡(luò)測試設(shè)備,但這些測試設(shè)備價格昂貴,使用不便,而國內(nèi)的測試設(shè)備功能簡單,性能較低,無法滿足國內(nèi)網(wǎng)絡(luò)設(shè)備測試的需要。因此,深入研究多功能網(wǎng)絡(luò)測試儀的硬件設(shè)計方案、GE載荷處理與HDLC分組處理等核心模塊的FPGA實現(xiàn),從而研制性價比高的多功能網(wǎng)絡(luò)測試儀,具有較大的實用價值。本文首先介紹了國內(nèi)外網(wǎng)絡(luò)測試儀研究現(xiàn)狀、背景及其意義。其次闡述了SDH技術(shù)、HDL

2、C協(xié)議和GE的基本工作原理,并對比分析了現(xiàn)有網(wǎng)絡(luò)測試儀的功能。設(shè)計了多功能網(wǎng)絡(luò)測試儀硬件平臺的總體實現(xiàn)方案,詳細(xì)討論了SDH、AAL5和測試數(shù)據(jù)處理器等芯片的硬件設(shè)計。在此基礎(chǔ)上,設(shè)計了測試儀核心部件測試數(shù)據(jù)處理器的整體方案,重點研究了其GE載荷處理模塊和HDLC分組處理模塊的功能和實現(xiàn)方案。在Altera公司的StratixⅡ系列FPGA平臺上,編寫VHDL代碼實現(xiàn)了HDLC分組處理模塊各子模塊的功能,并完成整體仿真驗證。經(jīng)過仿真與分