版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、近些年來,隨著半導(dǎo)體制造中尺寸的縮小,超大規(guī)模集成電路的操作頻率越來越快。特別是無線電話、光纖網(wǎng)絡(luò)、微型電腦或是高階的單芯片設(shè)計等高速系統(tǒng)的操作頻率,它們幾乎都已經(jīng)達到十億赫茲的操作頻率。在這些系統(tǒng)里,它們都需要一個高速的脈沖產(chǎn)生來源,而鎖相環(huán)正是最適合的電路。它是一個混合信號的區(qū)塊,并且具有很多種的應(yīng)用,例如:頻率合成、相位解調(diào)、時鐘分布與時鐘還原等。在高速的系統(tǒng)里,它是用來產(chǎn)生十億赫茲脈沖的最佳電路。鎖相環(huán)的發(fā)展自始至終與噪聲有著緊
2、密的聯(lián)系,最初使用鎖相環(huán)就是為了提取信號中的噪聲,現(xiàn)在的發(fā)展趨勢對鎖相環(huán)的噪聲特性提出了越來越高的要求。抖動是噪聲在時域的表現(xiàn),研究抖動的優(yōu)化設(shè)計具有非常重要的現(xiàn)實意義。本文研討了鎖相環(huán)中各部件對抖動的影響,設(shè)計了一種典型的低頻輸入,高分頻比的鎖相環(huán),從VCO級數(shù)的選擇、鑒頻鑒相器死區(qū)的消除、VCO雙端差分結(jié)構(gòu)等方面對核心模塊提出了一種優(yōu)化改善抖動的結(jié)構(gòu)設(shè)計。本課題使用中芯國際(SMIC)0.18umCMOS工藝流片,最后芯片實測結(jié)果表
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 鎖相環(huán)路
- 鎖相環(huán)路的基本工作原理
- 低功耗集成鎖相環(huán)路設(shè)計方法.pdf
- 集成鎖相環(huán)路 原理 特性 應(yīng)用.pdf
- 通電Project-鎖相環(huán)路的仿真設(shè)計.pdf
- 通電Project-鎖相環(huán)路的仿真設(shè)計.pdf
- 集成鎖相環(huán)路 原理 特性 應(yīng)用.pdf
- 一種低抖動的高速鎖相環(huán)的設(shè)計與實現(xiàn).pdf
- 雙通道高頻鎖相環(huán)路測試方法的研究.pdf
- 現(xiàn)代測試課程設(shè)計--高速數(shù)字鎖相環(huán)路設(shè)計
- 鎖相環(huán)路LM565_LM565C及其應(yīng)用_楊光.pdf
- 集成鎖相環(huán)路_NE564_NE565.pdf
- 現(xiàn)代測試課程設(shè)計正文(高速數(shù)字鎖相環(huán)路設(shè)計)
- K波段鎖相環(huán)路頻率合成器的研究.pdf
- 畢業(yè)論文基于鎖相環(huán)路的調(diào)頻鑒頻器
- 畢業(yè)論文(設(shè)計)基于鎖相環(huán)路的高頻信號源設(shè)計
- 一種時域全數(shù)字鎖相環(huán)的設(shè)計.pdf
- 鎖相環(huán)片上抖動測量電路優(yōu)化設(shè)計.pdf
- 一種CMOS電荷泵鎖相環(huán)設(shè)計.pdf
- 抗輻照低抖動鎖相環(huán)設(shè)計.pdf
評論
0/150
提交評論