VME64總線控制器芯片ASIC設(shè)計(jì)——從設(shè)備HDL設(shè)計(jì)與驗(yàn)證.pdf

1、本課題展開了對(duì)VME總線控制器的設(shè)計(jì)與研究。VMEbus在國內(nèi)有著廣泛地運(yùn)用，但是在國內(nèi)卻還沒有一家對(duì)VMEbus接口控制芯片擁有自主知識(shí)產(chǎn)權(quán)的機(jī)構(gòu)，由于VMEbus接口控制芯片在應(yīng)用中的重要地位，開發(fā)我們自己的VMEbus接口控制芯片也就成為了迫在眉睫的需要。
　　本文從設(shè)計(jì)、驗(yàn)證和ASIC實(shí)現(xiàn)這個(gè)角度論述我們的工作。設(shè)計(jì)方法是用正向設(shè)計(jì)的方式、用HDL語言從功能上模擬CYPRESS公司的VME總線控制芯片vic64,開發(fā)出功能

2、上與VIC64完全兼容的VME總線接口控制芯片。重點(diǎn)進(jìn)行了以下幾個(gè)方面的研究：
　　l正向設(shè)計(jì)的前期的閱讀了大量的協(xié)議、VIC64的datasheet、相關(guān)應(yīng)用方案以及文獻(xiàn)。這對(duì)完成對(duì)該芯片的RTL描述和后期的仿真驗(yàn)證工作是至關(guān)重要的。
　　l正向描述階段，主要是完成對(duì)模塊的劃分，子模塊的實(shí)現(xiàn)和驗(yàn)證。
　　l仿真階段，在對(duì)子模塊的仿真完成后，開始進(jìn)行整個(gè)設(shè)計(jì)的聯(lián)合仿真。
　　l驗(yàn)證階段，搭建 FPGA驗(yàn)證平臺(tái)且連