智能家電中低功耗紅外遙控芯片的前端設計.pdf

1、低功耗設計是當前IC設計和研究領域的一個熱點，出現(xiàn)了大量的功耗優(yōu)化技術。設計者可以通過軟硬件劃分、插入門控時鐘、動態(tài)頻率調整、單元尺寸優(yōu)化等方法，從結構級、模塊級、門級乃至晶體管級進行功耗優(yōu)化。 對功耗優(yōu)化技術的研究大多關注于它們在IC設計流程特定環(huán)節(jié)的實現(xiàn)，而較少地從整體角度研究各項技術的協(xié)調及其對IC設計流程的影響。本課題通過一個紅外遙控芯片BJUT6122的設計實例，就IC前端設計中的上述問題展開研究。該芯片可以應用于智能

2、家電的低功耗便攜式設備中，具有實際的應用價值。 本文首先基于對芯片應用環(huán)境和設計要求的分析，完成了芯片體系結構的劃分，確定了全局異步局部同步(GALS)的互連策略；在此基礎上，以功耗優(yōu)化為著眼點選取具體的實現(xiàn)方案，完成1.3萬行RTL代碼編程，并對芯片的鍵盤掃描方式、編碼格式和編碼傳輸方式等方面都進行了低功耗設計，盡可能地降低功耗；隨后，以該RTL設計模型作為依據進行功耗估計，基于對芯片翻轉活動性分析，插入層次化的門控時鐘單元，

3、使芯片功耗與初始設計相比降低了13％。 隨著功耗優(yōu)化技術的廣泛采用，由此引入的設計缺陷也日漸增多，針對低功耗設計的驗證成為驗證流程中的重要方面。本課題以System Verilog斷言檢查和受約束的隨機向量生成為手段，采用直接測試和受約束的隨機測試結合的驗證策略，有效地解決了由功耗優(yōu)化技術所帶來的驗證問題，保證了設計的正確性。 邏輯綜合可以進行門級功耗優(yōu)化，這一過程可以由EDA綜合工具自動完成。本課題還根據BJUT612