橫向高壓DMOS體內(nèi)場(chǎng)優(yōu)化與新結(jié)構(gòu).pdf

1、橫向高壓DMOS(Double-diffusedMOSFET)是功率集成電路(PowerIntegratedCircuit，PIC)中的核心器件。耐壓特性是功率器件的關(guān)鍵問題，橫向功率器件存在其固有的二維耐壓?jiǎn)栴}，即二維電場(chǎng)優(yōu)化問題。國(guó)際上對(duì)提高器件的橫向耐壓或優(yōu)化橫向電場(chǎng)進(jìn)行了大量卓有成效的研究，但對(duì)包含縱向電場(chǎng)優(yōu)化的縱向耐壓?jiǎn)栴}尚待更進(jìn)一步的深入。 針對(duì)高壓橫向DMOS中的二維電場(chǎng)優(yōu)化問題，本論文提出硅基體內(nèi)場(chǎng)優(yōu)化模型，即二

2、維電場(chǎng)優(yōu)化模型，基于硅基引入新耐壓構(gòu)造產(chǎn)生附加場(chǎng)的調(diào)制效應(yīng)，降低體內(nèi)高電場(chǎng)和提高體內(nèi)低電場(chǎng)，通過求解二維和三維泊松方程，獲得體內(nèi)場(chǎng)和表面場(chǎng)分布，以同時(shí)優(yōu)化體內(nèi)場(chǎng)和表面場(chǎng)分布，提高器件的擊穿電壓。在體內(nèi)場(chǎng)優(yōu)化模型的指導(dǎo)下提出縱向結(jié)終端技術(shù)，通過耗盡浮空埋層中空間電荷對(duì)體內(nèi)高電場(chǎng)的調(diào)制作用，降低高電場(chǎng)峰值，延緩器件的擊穿，以提高器件的縱向耐壓。本論文還將體內(nèi)場(chǎng)優(yōu)化模型應(yīng)用到RESURFLDMOS和超結(jié)LDMOS(SJ-LDMOS)中，設(shè)計(jì)了

3、以下三類縱向新型器件： (1)具有縱向浮空埋層的LDMOS(FBL-LDMOS)。此結(jié)構(gòu)在P型襯底中嵌入一浮空的部分N型埋層，利用浮空埋層的電場(chǎng)調(diào)制效應(yīng)，優(yōu)化體內(nèi)場(chǎng)及表面場(chǎng)分布。分析結(jié)果表明：當(dāng)漂移區(qū)厚度僅為2μm、長(zhǎng)度為100μm以及襯底濃度為1.5×1014cm-3時(shí)，新結(jié)構(gòu)的擊穿電壓較常規(guī)LDMOS提高79％，優(yōu)值(FOM)提高136％。在仿真分析的基礎(chǔ)上，對(duì)FBL-LDMOS進(jìn)行了流片實(shí)驗(yàn)，測(cè)試結(jié)果表明：當(dāng)襯底電阻率為8

4、0Ω·cm和漂移區(qū)厚度為4μm時(shí)，新結(jié)構(gòu)的擊穿電壓為850V，而與之對(duì)比的相同電阻率單晶襯底上LDMOS的耐壓為650V，增加幅度為31％。 (2)具有縱向均勻多浮空埋層的LDMOS(LJT-LDMOS)。此結(jié)構(gòu)基于縱向結(jié)終端技術(shù)設(shè)計(jì)，在P型襯底中嵌入一系列結(jié)構(gòu)參數(shù)相同的浮空埋層，由于耗盡后浮空埋層中空間電荷產(chǎn)生的新電場(chǎng)與漏側(cè)高電場(chǎng)方向相反，降低此高電場(chǎng)。分析結(jié)果表明：當(dāng)漂移區(qū)薄至2μm時(shí)，新結(jié)構(gòu)的耐壓特性比常規(guī)結(jié)構(gòu)提高111％

5、。利用不同長(zhǎng)度和不同間隔多埋層對(duì)體內(nèi)場(chǎng)和漂移區(qū)電場(chǎng)更好的調(diào)制作用，本論文還研究了具有縱向非均勻多浮空埋層的LDMOS(NUMF-LDMOS)。變化的埋層長(zhǎng)度及其間隔使得體內(nèi)場(chǎng)分布水平更高，電場(chǎng)分布更均勻，在提高器件可靠性的同時(shí)，增強(qiáng)了器件的耐壓特性。分析結(jié)果表明：新結(jié)構(gòu)的擊穿電壓較常規(guī)結(jié)構(gòu)提高133％。 (3)具有階梯摻雜buffer層的超結(jié)LDMOS(SSJ-LDMOS)以及具有浮空埋層的SJ-LDMOS(FBSJ-LDMOS

6、)。前者利用buffer層中非均勻濃度電荷對(duì)超結(jié)P柱區(qū)中非均勻分布過剩載流子的補(bǔ)償，消除橫向超結(jié)DMOS器件中襯底輔助耗盡效應(yīng)。并且相鄰階梯摻雜濃度差電荷所產(chǎn)生的一系列新電場(chǎng)峰使體內(nèi)場(chǎng)更優(yōu)化。仿真結(jié)果表明：在相同的襯底濃度1×1014cm-3、超結(jié)摻雜濃度6×1016cm-3和48μm漂移區(qū)長(zhǎng)度情況下，本文提出的新結(jié)構(gòu)的擊穿電壓為644.9V(階梯數(shù)n=3)，而常規(guī)超結(jié)LDMOS的擊穿電壓僅為121.7V。本論文還提出具有浮空埋層的SJ

7、-LDMOS。該結(jié)構(gòu)將體內(nèi)場(chǎng)優(yōu)化模型應(yīng)用到三維超結(jié)橫向DMOS中，在襯底中引入N型浮空埋層，利用反向新PN結(jié)承擔(dān)大部分的縱向電壓。一方面優(yōu)化體內(nèi)場(chǎng)，提高了器件的縱向擊穿電壓；另一方面消除了橫向超結(jié)DMOS中的襯底輔助耗盡效應(yīng)，發(fā)揮了超結(jié)耐高壓、低導(dǎo)通電阻的優(yōu)點(diǎn)。仿真結(jié)果表明：當(dāng)漂移區(qū)長(zhǎng)度均為60μm時(shí)，具有浮空埋層的SJ-LDMOS擊穿電壓為932V，而具有buffer層SJ-LDMOS的擊穿電壓為604V，耐壓提高幅度為54％。本論文