一個(gè)用于TFT-LCD時(shí)序控制的鎖相環(huán)時(shí)鐘倍頻器的設(shè)計(jì).pdf

1、本文設(shè)計(jì)了一個(gè)用于TFT-LCD時(shí)序控制的鎖相環(huán)時(shí)鐘倍頻器。作為TFT-LCD時(shí)序控制器(Timing Controller)設(shè)計(jì)項(xiàng)目中的一個(gè)IP主要為TFT-LCD時(shí)序控制器中低壓差分信號(hào)(LVDS)接口提供3.5倍頻的時(shí)鐘信號(hào)。本鎖相環(huán)采用電荷泵鎖相環(huán)結(jié)構(gòu)，其輸出信號(hào)占空比為50％，輸出頻率范圍為87.5～315MHz，適用于輸入頻率25～90MHz各種TFT-LCD時(shí)序控制的要求。設(shè)計(jì)采用了“自項(xiàng)向下”的設(shè)計(jì)方法。 1.從

2、鎖相技術(shù)基本理論出發(fā)，利用鎖相環(huán)數(shù)學(xué)模型，推導(dǎo)了鎖相環(huán)二階線性模型的暫態(tài)響應(yīng)；并對(duì)鎖相環(huán)三階系統(tǒng)的穩(wěn)定性做出了詳細(xì)分析與驗(yàn)證；同時(shí)對(duì)鎖相環(huán)環(huán)路噪聲進(jìn)行了分析，對(duì)于環(huán)形壓控振蕩器的相位噪聲模型進(jìn)行了研究，推導(dǎo)了幾種振蕩器噪聲模型，在此基礎(chǔ)上提出了對(duì)電路設(shè)計(jì)有指導(dǎo)意義的約束條件。 2.依據(jù)設(shè)計(jì)指標(biāo)確定了系統(tǒng)結(jié)構(gòu)和環(huán)路參數(shù)。利用數(shù)學(xué)工具M(jìn)atlab和VerilogA語言，分別設(shè)計(jì)了鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型和行為級(jí)模型；并對(duì)環(huán)路參數(shù)進(jìn)行了優(yōu)

3、化。 3.在此基礎(chǔ)上，對(duì)鎖相環(huán)各模塊進(jìn)行了詳細(xì)的晶體管級(jí)電路設(shè)計(jì)和仿真，包括鑒頻鑒相器、電荷泵、分頻器、壓控振蕩器和電流基準(zhǔn)源；對(duì)模塊組成的系統(tǒng)進(jìn)行了整體仿真，從仿真結(jié)果可以看出，各個(gè)模塊以及整體鎖相環(huán)電路的設(shè)計(jì)都達(dá)到了設(shè)計(jì)指標(biāo)；整個(gè)設(shè)計(jì)是在特許Chartered 0.35μm 3.3V 2P4MCMOS工藝下設(shè)計(jì)完成。 4.完成了版圖的繪制與驗(yàn)證工作。 本文的研究成果對(duì)鎖相環(huán)電路中的系統(tǒng)級(jí)設(shè)計(jì)與各個(gè)模塊級(jí)設(shè)計(jì)，