

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、延遲鎖相環(huán)電路是目前高頻時(shí)鐘產(chǎn)生電路中的重要研究課題之一。和傳統(tǒng)的鎖相環(huán)相比,延遲鎖相環(huán)內(nèi)采用了壓控延遲線,其時(shí)鐘抖動更低,在系統(tǒng)穩(wěn)定性、增益、帶寬方面具有無可比擬的優(yōu)勢,因而具有更廣泛的應(yīng)用前景。本文在對延遲鎖相環(huán)的原理進(jìn)行深入分析和研究的基礎(chǔ)之上,設(shè)計(jì)了一款應(yīng)用于時(shí)鐘發(fā)生器的延遲鎖相環(huán)。
本文針對傳統(tǒng)延遲鎖相環(huán)在寬頻范圍內(nèi)存在的無法鎖定和諧波鎖定的問題,在傳統(tǒng)的延遲鎖相環(huán)中增加了啟動控制電路,使延遲鎖相環(huán)中的環(huán)路濾波器上的
2、電壓在電路上電時(shí)拉至電源電壓,輸出延遲為最小值,鎖定的過程中,環(huán)路濾波器上的電壓不斷減小,輸出延遲不斷增大,直至輸出延遲達(dá)到一個(gè)時(shí)鐘周期,即電路鎖定,避免了無法鎖定和諧波鎖定的問題;鑒頻鑒相器部分采用帶復(fù)位信號基于D觸發(fā)器的電路結(jié)構(gòu),實(shí)現(xiàn)了高速低功耗,解決了鑒頻鑒相器中存在的死區(qū)問題;電荷泵部分采用增益提高型電荷泵,并使用多種輔助電路以提高充放電電流的匹配性:壓控延遲線部分采用單端結(jié)構(gòu)可控電流源型壓控延遲單元,簡化了電路復(fù)雜度的同時(shí),很
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于延遲鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 時(shí)鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設(shè)計(jì).pdf
- 低噪聲的鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 用于時(shí)鐘信號發(fā)生的鎖相環(huán)電路的設(shè)計(jì).pdf
- 鎖相環(huán)高速時(shí)鐘產(chǎn)生器的設(shè)計(jì).pdf
- 手機(jī)基帶芯片中鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 應(yīng)用于時(shí)鐘發(fā)生器的延遲鎖相環(huán)的設(shè)計(jì).pdf
- 用于高速接口的鎖相環(huán)電路研究與設(shè)計(jì).pdf
- 一種基于鎖相環(huán)與延遲鎖相環(huán)混合結(jié)構(gòu)的時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 基于延遲鎖相環(huán)的時(shí)鐘發(fā)生器設(shè)計(jì).pdf
- 基于時(shí)鐘產(chǎn)生應(yīng)用的自偏置鎖相環(huán)的設(shè)計(jì).pdf
- 一種應(yīng)用于TDC的延遲鎖相環(huán)電路設(shè)計(jì).pdf
- 應(yīng)用于時(shí)鐘產(chǎn)生的低功耗電荷泵鎖相環(huán)研究和設(shè)計(jì).pdf
- 高速鎖相環(huán)電路的研究與設(shè)計(jì).pdf
- 用于高速ADC時(shí)鐘系統(tǒng)的高性能鎖相環(huán)研究.pdf
- 低抖動延遲鎖相環(huán)的研究.pdf
- 基于CMOS電荷泵鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 基于鎖相環(huán)技術(shù)的片內(nèi)時(shí)鐘穩(wěn)定電路.pdf
- 一種用于時(shí)鐘倍頻的自偏置鎖相環(huán)的設(shè)計(jì).pdf
- 基于時(shí)鐘恢復(fù)系統(tǒng)的鎖相環(huán)設(shè)計(jì).pdf
評論
0/150
提交評論