

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著集成電路工藝向著深亞微米方向的不斷發(fā)展,微處理器芯片的速度越來越高,片外時(shí)鐘已無法滿足幾百兆赫茲的要求,因此必須設(shè)計(jì)片內(nèi)高頻時(shí)鐘發(fā)生器。鎖相環(huán)時(shí)鐘發(fā)生器以其低造價(jià)、高性能、易于集成的優(yōu)點(diǎn)成為工業(yè)上設(shè)計(jì)的主流。此外鎖相環(huán)電路的設(shè)計(jì)過程,涉及到信號與系統(tǒng)、集成電子學(xué)、版圖、半導(dǎo)體工藝等方面,難度比較大。因此,對鎖相環(huán)進(jìn)行較深入的研究,掌握其設(shè)計(jì)和分析方法,完善IP庫,為系統(tǒng)設(shè)計(jì)提供單元模塊,是非常必要的。 本論文的主要工作是設(shè)計(jì)
2、仿真微處理器芯片時(shí)鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路,電路結(jié)構(gòu)采用當(dāng)前的主流結(jié)構(gòu)-數(shù)?;旌辖Y(jié)構(gòu)的三階電荷泵鎖相環(huán)。鑒頻鑒相器電路采用了一種由九個(gè)與非門電路組成的經(jīng)典電路結(jié)構(gòu),并設(shè)置了適當(dāng)?shù)膹?fù)位延時(shí),完全消除了鑒頻鑒相器的鑒相死區(qū)。電荷泵的電路結(jié)構(gòu)也在傳統(tǒng)的結(jié)構(gòu)上作了一定的改進(jìn),該設(shè)計(jì)可以有效的減小開關(guān)開閉時(shí)的電荷共享效應(yīng)。壓控振蕩器采用改進(jìn)的環(huán)型差分結(jié)構(gòu),壓控電阻部分是由NMOS管組成的,這使得該壓控振蕩器具有較好的抗電源噪聲能力。環(huán)路濾波器選用
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低噪聲的鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 手機(jī)基帶芯片中鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 基于延遲鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 基于CMOS電荷泵鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 用于時(shí)鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設(shè)計(jì).pdf
- 鎖相環(huán)BIST測試電路設(shè)計(jì).pdf
- 微機(jī)械陀螺中鎖相環(huán)電路設(shè)計(jì).pdf
- 鎖相環(huán)高速時(shí)鐘產(chǎn)生器的設(shè)計(jì).pdf
- 鎖相環(huán)內(nèi)建參數(shù)測量電路設(shè)計(jì).pdf
- 基于時(shí)鐘恢復(fù)系統(tǒng)的鎖相環(huán)設(shè)計(jì).pdf
- 一種基于鎖相環(huán)與延遲鎖相環(huán)混合結(jié)構(gòu)的時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 用于時(shí)鐘信號發(fā)生的鎖相環(huán)電路的設(shè)計(jì).pdf
- 鎖相環(huán)片上抖動測量電路設(shè)計(jì).pdf
- 高速低抖動CMOS鎖相環(huán)電路設(shè)計(jì).pdf
- 基于時(shí)鐘產(chǎn)生應(yīng)用的自偏置鎖相環(huán)的設(shè)計(jì).pdf
- 高頻低噪聲CMOS集成鎖相環(huán)電路設(shè)計(jì).pdf
- 改進(jìn)的用于FPGA的數(shù)字鎖相環(huán)電路設(shè)計(jì).pdf
- 基于鎖相環(huán)技術(shù)的片內(nèi)時(shí)鐘穩(wěn)定電路.pdf
- 高階多相位電荷泵鎖相環(huán)電路設(shè)計(jì).pdf
- 鎖相環(huán)頻率綜合器關(guān)鍵電路設(shè)計(jì)與實(shí)現(xiàn).pdf
評論
0/150
提交評論