版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、鎖相環(huán)是高速通信系統(tǒng)和系統(tǒng)芯片中必不可少的模塊之一,應用十分廣泛。鎖相環(huán)測試需求隨著其使用數(shù)量增加而逐步提高,而傳統(tǒng)鎖相環(huán)測試方案已經(jīng)無法滿足該需求,因為傳統(tǒng)測試方案依賴片外測試設備,具有測試成本高、測量準確度低、設備應用具有局限性等缺點。為了解決上述問題,內(nèi)建自測試(Built-in self-test,BIST)方法是一種有效的解決方案。抖動作為鎖相環(huán)重要參數(shù)之一,在鎖相環(huán)測試領(lǐng)域顯得越來越重要,鎖相環(huán)內(nèi)建抖動測量電路(Built-
2、in jitter measurement,BIJM)已成為現(xiàn)在的研究熱點。
本文首先綜述了鎖相環(huán)、抖動以及鎖相環(huán)BIJM技術(shù)三部分,提出本文的設計目標是全數(shù)字高精度內(nèi)建抖動測量電路。接著分析現(xiàn)有欠采樣抖動測量技術(shù)存在的問題,包括采樣時鐘要求嚴格、測量精度不高、硬件開銷大等。針對這些問題,本文提出基于中央對稱欠采樣內(nèi)建抖動測量(US-BIJM)技術(shù),該技術(shù)包括互采樣、中央對稱技術(shù)和可預測性抖動測量技術(shù)。1)互采樣利用片上多個鎖
3、相環(huán)進行相互測量,通過多組測量值求出每個鎖相環(huán)的抖動值,減少對理想時鐘的依賴。2)中央對稱技術(shù)包括一種改進的抖動信息提取(中央對齊)方式和基于對稱舍棄法的采樣數(shù)據(jù)處理方式。改進的中央對齊方式可以有效過濾其他抖動成分,從而測量鎖相環(huán)周期間抖動;對稱舍棄法則對每個跳變過渡區(qū)直接進行概率密度函數(shù)直方圖統(tǒng)計,且對采樣值取絕對值。3)可預測性抖動測量技術(shù)是指對一組鎖相環(huán)進行多種分辨率的測量,通過最佳測量比或測量預測得到最終的測量結(jié)果。
4、對于提出的基于中央對稱US-BIJM測量技術(shù),首先在MATLAB環(huán)境中搭建其行為級模型,實驗結(jié)果表明測量分辨率與測量結(jié)果呈現(xiàn)線性相關(guān)(相關(guān)系數(shù)為-0.985),互采樣測量結(jié)果是待測鎖相環(huán)和采樣鎖相環(huán)抖動的綜合作用。接著,在SMIC40nm LL工藝下,通過標準數(shù)字設計流程實現(xiàn)測量電路的前后端設計,通過前仿真驗證測量電路各個模塊功能正確性,后端版圖面積為4434.6μm2(占鎖相環(huán)面積8.8%),版圖后仿真顯示本文提出的基于中央對稱US-
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 鎖相環(huán)片上抖動測量電路設計.pdf
- 鎖相環(huán)BIST測試電路設計.pdf
- 微機械陀螺中鎖相環(huán)電路設計.pdf
- 基于延遲鎖相環(huán)的時鐘電路設計.pdf
- 高速低抖動CMOS鎖相環(huán)電路設計.pdf
- 高頻低噪聲CMOS集成鎖相環(huán)電路設計.pdf
- 基于游標延時鏈的鎖相環(huán)片上抖動測量電路設計.pdf
- 時鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設計.pdf
- 低噪聲的鎖相環(huán)時鐘產(chǎn)生電路設計.pdf
- 高階多相位電荷泵鎖相環(huán)電路設計.pdf
- 鎖相環(huán)片上抖動測量電路優(yōu)化設計.pdf
- 鎖相環(huán)頻率綜合器關(guān)鍵電路設計與實現(xiàn).pdf
- 手機基帶芯片中鎖相環(huán)時鐘產(chǎn)生電路設計.pdf
- 改進的用于FPGA的數(shù)字鎖相環(huán)電路設計.pdf
- 超高速CMOS鎖相環(huán)集成電路設計.pdf
- 鎖相環(huán)內(nèi)建自測試研究.pdf
- 高精度、分數(shù)分頻CMOS集成鎖相環(huán)電路設計.pdf
- 基于鎖相環(huán)結(jié)構(gòu)的頻率綜合器芯片電路設計.pdf
- 基于CMOS電荷泵鎖相環(huán)的時鐘電路設計.pdf
- 電荷泵鎖相環(huán)的模型研究和電路設計.pdf
評論
0/150
提交評論