

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、無線通信技術(shù)采用電磁波替代了傳統(tǒng)的電纜,并不斷追求著更高的便攜性。由于尺寸的優(yōu)勢(shì),集成電路成為實(shí)現(xiàn)該技術(shù)最合適的載體。本論文圍繞集成射頻收發(fā)機(jī)的關(guān)鍵模塊頻率綜合器展開研究,主要針對(duì)鎖相環(huán)型頻率綜合器,從相關(guān)理論入手,系統(tǒng)的闡述了環(huán)路參數(shù)計(jì)算,模塊電路設(shè)計(jì),版圖規(guī)劃以及流片測(cè)試的全過程,并在壓控振蕩器尾電流源的選擇、低電源電壓振蕩器的實(shí)現(xiàn)和高頻電流模式邏輯(CML,Current-Mode Logic)分頻器的設(shè)計(jì)上提出了相應(yīng)的解決思路。
2、論文完成以下研究內(nèi)容:
全面的分析了鎖相環(huán)的工作原理,頻率特性和噪聲特性,討論了環(huán)路中主要非線性效應(yīng)的來源和作用機(jī)理,并給出相應(yīng)的解決方法。
總結(jié)了幾種改善相噪性能的技術(shù)。比較了有無尾電流源對(duì)于壓控振蕩器的影響,據(jù)此提出一種用于正交壓控振蕩器(QVCO,Quadrature Voltage-controlledOscillator)的改進(jìn)型開關(guān)偏置電流源結(jié)構(gòu)。該結(jié)構(gòu)可以在工作中形成“偽高阻”狀態(tài),避免線性區(qū)交叉耦合管
3、對(duì)于諧振腔的損耗,同時(shí)保留傳統(tǒng)開關(guān)偏置技術(shù)的優(yōu)點(diǎn),抑制閃爍噪聲的產(chǎn)生。該QVCO通過0.18μm CMOS工藝實(shí)現(xiàn),在1V電源電壓下振蕩在4.56 GHz,實(shí)現(xiàn)了186.5dBc/Hz的FOM(Figure of Merit),調(diào)諧范圍為17.3%。
討論了低電源電壓壓控振蕩器(VCO,Voltage-controlled Oscillator)設(shè)計(jì)的必要性和面臨的問題,提出了一種基于電感偏置網(wǎng)絡(luò)的電路結(jié)構(gòu)。該結(jié)構(gòu)中交叉耦合管
4、柵端的信號(hào)幅度可以達(dá)到諧振腔輸出幅度的3倍以上,詳細(xì)的理論推導(dǎo)證明這會(huì)減小交叉耦合管的溝道噪聲貢獻(xiàn),從而改善VCO的相位噪聲性能。同時(shí),電感偏置網(wǎng)絡(luò)還會(huì)在振蕩頻率和諧振腔品質(zhì)因子(Q值)上帶來一定的提升。結(jié)合自適應(yīng)體端偏置技術(shù)的應(yīng)用,該VCO在0.3V電源電壓下可以穩(wěn)定工作在4.9GHz,F(xiàn)OM達(dá)到192.5dBc/Hz。0.13μm CMOS工藝下的測(cè)試結(jié)果驗(yàn)證了這種電感偏置網(wǎng)絡(luò)技術(shù)的有效性。
介紹了環(huán)路分頻器、雙模預(yù)分頻器
5、和除2分頻器的的分類與工作原理,針對(duì)除2分頻器在工作頻率和分頻范圍設(shè)計(jì)上的難點(diǎn),分析了用于CML結(jié)構(gòu)的感性峰化技術(shù)并在0.18μm CMOS工藝上進(jìn)行了實(shí)現(xiàn)。測(cè)試結(jié)果顯示該CML分頻器消耗了3.6mW的功耗并實(shí)現(xiàn)了2-9GHz的工作范圍。同時(shí)給出的還有兩種結(jié)構(gòu)預(yù)分頻器的流片測(cè)試結(jié)果。
按照脈沖超寬帶(IR_UWB,Impulse Radio Ultra-Wideband)系統(tǒng)指標(biāo),對(duì)鎖相環(huán)的參數(shù)進(jìn)行了詳細(xì)計(jì)算。設(shè)計(jì)了反饋結(jié)構(gòu)的
6、電荷泵電路,相比于傳統(tǒng)結(jié)構(gòu)提升了66%的動(dòng)態(tài)范圍。介紹了PS計(jì)數(shù)器和Sigma Delta調(diào)制器(SDM,Sigma-DeltaModulator)的實(shí)現(xiàn)方法。在0.18μm和0.13μm CMOS工藝上實(shí)現(xiàn)了兩款應(yīng)用于IR UWB6~9GHz頻段的小數(shù)鎖相環(huán),測(cè)試結(jié)果顯示其相位噪聲分別為-68.6dB c/Hz@10KHz、-111.3dBc/Hz@1MHz和-80dBc/Hz@10KHz、-111.8dBc/Hz@1MHz,滿足系統(tǒng)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 鎖相環(huán)頻率綜合器關(guān)鍵電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于延遲鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 手機(jī)基帶芯片中鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 鎖相環(huán)BIST測(cè)試電路設(shè)計(jì).pdf
- 鎖相環(huán)頻率綜合器的設(shè)計(jì)與優(yōu)化.pdf
- 基于鎖相環(huán)結(jié)構(gòu)的5GH-,z-頻率綜合器設(shè)計(jì).pdf
- 鎖相環(huán)內(nèi)建參數(shù)測(cè)量電路設(shè)計(jì).pdf
- 高速鎖相環(huán)集成電路芯片的設(shè)計(jì).pdf
- 基于多頻帶鎖相環(huán)的頻率綜合器的研究和設(shè)計(jì).pdf
- 鎖相環(huán)片上抖動(dòng)測(cè)量電路設(shè)計(jì).pdf
- 微機(jī)械陀螺中鎖相環(huán)電路設(shè)計(jì).pdf
- VHF頻段無線接收BICMOS芯片的可變帶寬鎖相環(huán)電路設(shè)計(jì).pdf
- 高速低抖動(dòng)CMOS鎖相環(huán)電路設(shè)計(jì).pdf
- 基于CMOS電荷泵鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 時(shí)鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設(shè)計(jì).pdf
- 低噪聲的鎖相環(huán)時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 一種基于鎖相環(huán)與延遲鎖相環(huán)混合結(jié)構(gòu)的時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 基于鎖相環(huán)的頻率綜合器關(guān)鍵技術(shù)研究.pdf
- 基于0.13μmcmos工藝的鎖相環(huán)頻率綜合器環(huán)路及自動(dòng)頻率校準(zhǔn)器設(shè)計(jì)
- 高頻低噪聲CMOS集成鎖相環(huán)電路設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論