低噪聲的鎖相環(huán)時鐘產(chǎn)生電路設計.pdf

1、作為通訊系統(tǒng)應用最為廣泛的一個模塊,鎖相環(huán)在高速處理器的時鐘產(chǎn)生中有著廣泛的應用.高速處理器對時鐘設計提出了日益嚴格的要求.處理器這類大型的數(shù)字電路在其翻轉過程中將產(chǎn)生嚴重的電源、襯底噪聲,這些噪聲及處理器本身固有的器件噪聲會對鎖相環(huán)的工作性能有極大的影響.鎖相環(huán)的輸出時鐘周期會因為噪聲的影響而改變.這在時域上表現(xiàn)為時鐘抖動,在頻域上表現(xiàn)為相位噪聲.鎖相環(huán)作為一個反饋系統(tǒng),系統(tǒng)參數(shù)的選取是設計中的難點.該文根據(jù)系統(tǒng)的響應速度、穩(wěn)定性、對

2、噪聲的抑制能力等對系統(tǒng)參數(shù)如何確定展開了討論.針對電荷泵鎖相環(huán)結構,該文從系統(tǒng)的角度分析如何減少鎖相環(huán)的噪聲,建立了環(huán)路對鎖相環(huán)各噪聲源的傳遞函數(shù),并據(jù)此確定了環(huán)路參數(shù)和系統(tǒng)結構.接下來優(yōu)化各模塊設計來減少鎖相環(huán)的噪聲,對鑒頻鑒相器的死區(qū)、電荷泵電流匹配、電荷共享問題都作了一定研究.壓控振蕩器是鎖相環(huán)噪聲的主要來源.基于沖擊靈敏度函數(shù)的環(huán)形振蕩器的噪聲理論通用性強.在此基礎上該文討論了振蕩器非線性影響的理論.并在單端環(huán)形振蕩器的基礎上設