低噪聲寬頻率輸出抗SET鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、鎖相環(huán)在電子學(xué)、無線通信、有線通信等領(lǐng)域應(yīng)用廣泛，主要用在產(chǎn)生時(shí)鐘、頻率合成和數(shù)據(jù)恢復(fù)等電路中。集成電路的工藝尺寸伴隨著科技的進(jìn)步在不斷減小，鎖相環(huán)的最高工作頻率不斷增高，抖動(dòng)和噪聲性能已經(jīng)成為制約其發(fā)展的一大因素。而且隨著我國航空航天事業(yè)的進(jìn)步，越來越多的含有鎖相環(huán)的芯片被應(yīng)用到了具有輻射效應(yīng)的環(huán)境中，因此就要求鎖相環(huán)不僅要具備低噪聲、低抖動(dòng)、低功耗等特點(diǎn)，還應(yīng)具備抗輻射能力。
　　為應(yīng)對(duì)上述需求，本論文基于0.13um CMO

2、S工藝展開對(duì)高性能、抗SET鎖相環(huán)的研究。重點(diǎn)關(guān)注鎖相環(huán)的SET效應(yīng)分析及加固技術(shù)，同時(shí)注重研究其低抖動(dòng)、寬頻率范圍等性能。以實(shí)現(xiàn)低噪聲寬調(diào)節(jié)范圍抗SET鎖相環(huán)芯片和IP核為目標(biāo)，本文主要工作和創(chuàng)新包括：
　?。?）基于鎖相環(huán)各個(gè)子模塊的基本工作原理?？紤]到本文鎖相環(huán)的輻射應(yīng)用環(huán)境，最終以系統(tǒng)穩(wěn)定性和恢復(fù)速度為前提選取抖動(dòng)最低時(shí)的環(huán)路參數(shù)。在加固措施不改變環(huán)路參數(shù)的情況下，PLL將兼顧低噪聲和抗SET性能。然后根據(jù)已選定的環(huán)路參數(shù)

3、來設(shè)計(jì)電路：保證PLL環(huán)路無死區(qū)；保證CP的低失配比；通過比較多種壓控振蕩器的工作特點(diǎn)，并計(jì)算了帶前饋通道的環(huán)形壓控振蕩器的傳遞函數(shù)，分析其振蕩頻率和噪聲性能，設(shè)計(jì)了具有低相位噪聲和寬輸出頻率范圍的壓控振蕩器。
　　（2）對(duì)加固前的PLL進(jìn)行了一系列仿真，在其可調(diào)范圍、抖動(dòng)、噪聲等性能達(dá)到論文提出的指標(biāo)前提下，對(duì)其進(jìn)行了SET實(shí)驗(yàn)。SET實(shí)驗(yàn)所用脈沖電流來自TCAD模擬結(jié)果，基于SET響應(yīng)的四項(xiàng)評(píng)價(jià)指標(biāo)，確定出電路級(jí)敏感結(jié)點(diǎn)的位置

4、，并詳細(xì)分析了該結(jié)點(diǎn)敏感的原因，采取了合理的方法對(duì)這些敏感結(jié)點(diǎn)進(jìn)行了加固。通過對(duì)比加固前后的仿真結(jié)果，可以證明加固措施的有效性，各項(xiàng)SET響應(yīng)評(píng)價(jià)指標(biāo)較加固前下降了95％以上。
　?。?）最后對(duì)數(shù)模混合電路版圖設(shè)計(jì)要注意的問題進(jìn)行了總結(jié)、分析，詳細(xì)說明了本文PLL在模塊級(jí)、系統(tǒng)級(jí)、互連級(jí)的版圖繪制技巧，以達(dá)到繪制低噪聲、抗SET版圖的目標(biāo)。最后對(duì)已完成的PLL版圖在不同的PVT條件下進(jìn)行了充分的模擬驗(yàn)證。驗(yàn)證結(jié)果表明，本論文低噪聲