用于JESD204B接口的CMOS鎖相環(huán)電路.pdf

1、隨著信息技術(shù)的發(fā)展，信息傳播和處理速度的提高，轉(zhuǎn)換器和處理器頻率不斷升高，用以支持更高速度轉(zhuǎn)換器的高速接口電路的設(shè)計(jì)方案，已經(jīng)成為集成電路設(shè)計(jì)中急需解決的新問題，世界各國高度重視。而我國幾乎全部的高速高精度數(shù)據(jù)轉(zhuǎn)換器接口都來源于歐美國家的進(jìn)口，高速轉(zhuǎn)換器接口電路的設(shè)計(jì)研究已經(jīng)成為國內(nèi)外工業(yè)界和學(xué)術(shù)界的研究熱點(diǎn)。國內(nèi)在高速高精度的接口領(lǐng)域起步比較晚，但隨著我國國防、通信等發(fā)展需求的加大，該領(lǐng)域的競爭已經(jīng)開始白熱化，因此我國亟待開展高速接口

2、關(guān)鍵技術(shù)的研究和芯片開發(fā)，爭取盡快研制出擁有自主知識(shí)產(chǎn)權(quán)的高速接口電路芯片，對(duì)保障國家安全和提高電子產(chǎn)品的核心競爭力具有十分重要的意義。由于傳統(tǒng)的并行接口已經(jīng)不能滿足轉(zhuǎn)換器的發(fā)展需求，基于JESD204B標(biāo)準(zhǔn)的串行接口以其高傳輸速率，較少的引腳數(shù)量和便于擴(kuò)展的特性被越來越多的轉(zhuǎn)換器供應(yīng)商、用戶以及FPGA制造商所采納，有望成為未來轉(zhuǎn)換器接口的協(xié)議標(biāo)準(zhǔn)。鎖相環(huán)作為本地時(shí)鐘的產(chǎn)生源，其性能對(duì)接口電路的傳輸速率、誤碼率等性能有重要的影響。電荷

3、泵鎖相環(huán)由于具有鎖定相差小、無限的捕獲帶寬等優(yōu)點(diǎn)而被廣泛應(yīng)用。
　　本文首先介紹了電荷泵鎖相環(huán)的基礎(chǔ)結(jié)構(gòu)、組成模塊及系統(tǒng)的線性模型，然后介紹了相位噪聲的概念，同時(shí)詳細(xì)分析了VCO的兩種相位噪聲模型，分析了鎖相環(huán)系統(tǒng)的相位噪聲理論，并給出了降低噪聲的設(shè)計(jì)方法。接下來針對(duì)JESD204B接口電路需求，提出了一種用于發(fā)送器時(shí)鐘的CMOS鎖相環(huán)電路設(shè)計(jì)方案，給出帶隙基準(zhǔn)、鑒頻鑒相器、電荷泵、環(huán)形差分VCO的電路實(shí)現(xiàn)方案。最后基于TSMC6