已閱讀1頁，還剩82頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、頻率綜合器通過結(jié)合倍頻、分頻和混頻幾種操作來得到所需的信號，現(xiàn)在廣泛的應(yīng)用在各種通信設(shè)備和電子產(chǎn)品中。而電荷泵鎖相環(huán)型（CPPLL, Charge Pump Phase-Locked-Loop）的頻率綜合器是其中結(jié)構(gòu)簡單，性能高的頻率綜合電路，它產(chǎn)生的頻率信號穩(wěn)定且精確，能為系統(tǒng)提供穩(wěn)定可靠的信號源。同時，鎖相環(huán)型頻率綜合器能同時產(chǎn)生多個不同頻率值的信號，而且本文鎖相環(huán)采用的是環(huán)型VCO（Voltage Controlled Oscil
2、lator），占用面積小，易于片上集成。如今，隨著通信技術(shù)的飛速發(fā)展，通信系統(tǒng)要求低的相位噪聲、窄的信道步長、高的輸出頻率和更快的響應(yīng)時間等等，因此，作為系統(tǒng)中重要的信號源產(chǎn)生模塊，設(shè)計高性能的鎖相環(huán)型頻率綜合器也將面臨越來越多的挑戰(zhàn)。
本文研究設(shè)計的CPPLL頻率綜合器是基于JESD204B協(xié)議的，根據(jù)系統(tǒng)要求，需要產(chǎn)生4相、1 GHz的差分時鐘信號，和100 MHz的系統(tǒng)時鐘信號。設(shè)計采用SMIC0.13μm CMOS1P
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- JESD204B發(fā)送機協(xié)議控制器的設(shè)計與實現(xiàn).pdf
- 基于JESD204B標(biāo)準(zhǔn)的高速串行接口設(shè)計與實現(xiàn).pdf
- 基于GTX的JESD204B數(shù)據(jù)接收接口研究與實現(xiàn).pdf
- 基于JESD204B協(xié)議的高速串行數(shù)據(jù)傳輸接口的設(shè)計與實現(xiàn)方法研究.pdf
- 用于JESD204B接口的CMOS鎖相環(huán)電路.pdf
- 基于JESD204B的波形數(shù)字化數(shù)據(jù)讀出方法研究.pdf
- 基于CMOS工藝的頻率綜合器的設(shè)計.pdf
- 基于4GHz分?jǐn)?shù)頻率除法器的頻率綜合器設(shè)計.pdf
- 基于DDS+PLL的寬帶頻率綜合器的設(shè)計.pdf
- 基于∑△調(diào)制的900MHz頻率綜合器設(shè)計.pdf
- 小數(shù)頻率綜合器設(shè)計.pdf
- 頻率綜合器中關(guān)鍵模塊的設(shè)計.pdf
- 寬帶頻率綜合器的研究與設(shè)計.pdf
- 基于DDS頻率綜合源的設(shè)計.pdf
- 基于Sigma-delta調(diào)制器的小數(shù)N頻率綜合器設(shè)計.pdf
- ZigBee頻率綜合器的設(shè)計與研究.pdf
- UWB頻率綜合器的研究與設(shè)計.pdf
- DRM頻率綜合器中分頻器的設(shè)計.pdf
- 快速切換頻率綜合器的設(shè)計與實現(xiàn).pdf
- 快速鎖定頻率綜合器的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論