4位RISC MCU IP軟核的設(shè)計(jì)研究.pdf

1、本課題的研究目的是開(kāi)發(fā)并設(shè)計(jì)一款面向家用電器類(lèi)產(chǎn)品的4位RISC MCU IP軟核。在對(duì)市場(chǎng)需求的調(diào)研對(duì)比后，通過(guò)對(duì)各種家用電器類(lèi)產(chǎn)品的具體功能、應(yīng)用特點(diǎn)及硬件需求進(jìn)行了分析，確定了CPU的架構(gòu)及常用的外圍硬件資源做為本課題的研究基礎(chǔ)，以便今后在此設(shè)計(jì)的基礎(chǔ)上衍生出系列化產(chǎn)品。 經(jīng)過(guò)深入細(xì)致的研究，本課題設(shè)計(jì)的MCU最終采用了數(shù)據(jù)總線和指令總線相互分離的哈佛雙總線、以及Microchip公司PIC微控制器的兩級(jí)流水線體系結(jié)構(gòu)；指

2、令集主要參考了PIC的指令集架構(gòu)，并結(jié)合自身的硬件資源特點(diǎn)進(jìn)行設(shè)計(jì)。通過(guò)深入分析PIC及其他知名系列單片機(jī)系統(tǒng)結(jié)構(gòu)、指令系統(tǒng)和系統(tǒng)時(shí)序，把握了微控制器的設(shè)計(jì)思想，并且在此基礎(chǔ)上對(duì)精簡(jiǎn)指令集MCU IP核進(jìn)行頂層功能和結(jié)構(gòu)的定義與劃分；采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，建立了一個(gè)可行有效的RISC MCU IP核模型；采用IP核重用技術(shù)、當(dāng)前流行的Verilog硬件描述語(yǔ)言和高層次綜合方法，對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)描述；并借助多種EDA工具對(duì)各個(gè)

3、具體功能模塊及整個(gè)系統(tǒng)進(jìn)行了仿真，綜合和驗(yàn)證。 本系統(tǒng)IP核的設(shè)計(jì)主要包括CPU基本模塊、外圍常用基本模塊和MCU的中斷系統(tǒng)。本文著重按照流水線的工作流程具體討論了CPU各基本模塊的工作原理和設(shè)計(jì)實(shí)現(xiàn)方法，大致介紹了外圍常用基本模塊，最后就MCU的中斷系統(tǒng)進(jìn)行了詳細(xì)的描述。整個(gè)系統(tǒng)已經(jīng)通過(guò)了全面的指令集測(cè)試，包括單條指令集測(cè)試和指令組合測(cè)試。經(jīng)測(cè)試驗(yàn)證結(jié)果表明：所設(shè)計(jì)的MCU IP核能夠準(zhǔn)確無(wú)誤的執(zhí)行除stop、wait以外的3