一款8位RISC MCU的設(shè)計(jì).pdf

1、綜合考慮8位MCU的發(fā)展前景和RISC體系結(jié)構(gòu)的特點(diǎn)，充分利用EDA工具的強(qiáng)大功能，本論文課題采用自頂向下的設(shè)計(jì)方法，獨(dú)立開發(fā)出一款具有自主知識(shí)產(chǎn)權(quán)、性價(jià)比較高的8位RISC MCU，并且將其CPU部分開發(fā)成可綜合的軟核，并且根據(jù)用戶需要還可以對(duì)外圍電路進(jìn)行不同的配置。 本論文所設(shè)計(jì)的一款8位RISC體系結(jié)構(gòu)的MCU，其主要特點(diǎn)是：采用哈佛體系結(jié)構(gòu)：指令長(zhǎng)度為周定的13位，一共有54條指令，絕大部分指令為單周期指令，有利于簡(jiǎn)化編

2、程，以及節(jié)省芯片面積，硬件實(shí)現(xiàn)；在設(shè)計(jì)中采用兩級(jí)流水線；集成了32×8bit的SRAM和1k×13bit的ROM；具有休眠喚醒功能；具有看門狗復(fù)位功能；有多個(gè)可編程使用的I/O端口。 本論文對(duì)整個(gè)MCU芯片的體系結(jié)構(gòu)設(shè)計(jì)、指令集設(shè)計(jì)和各個(gè)主要模塊設(shè)計(jì)進(jìn)行了詳細(xì)的論述。論文實(shí)現(xiàn)了系統(tǒng)的Veriloog HDL描述，經(jīng)FPGA驗(yàn)證，整個(gè)系統(tǒng)工作正常，工作頻率可以達(dá)到72MHz。最后基于CSMC 0.5um工藝完成了整個(gè)芯片的邏輯綜合