采用有源電感的CMOS低噪聲放大器設(shè)計(jì).pdf

1、近年來，隨著無線通信系統(tǒng)的市場不斷增大，采用CMOS工藝實(shí)現(xiàn)射頻集成電路(RFIC)成為國內(nèi)外的研究熱點(diǎn)。CMOS工藝相對(duì)其他工藝具有低成本，低功耗，易于集成等優(yōu)點(diǎn)。隨著深亞微米CMOS工藝的持續(xù)發(fā)展，晶體管特征尺寸不斷減小，截止頻率不斷上升，用CMOS工藝實(shí)現(xiàn)的射頻集成電路性能不斷提高。 低噪聲放大器(LNA)是射頻前端中不可缺少的關(guān)鍵電路。通常的低噪聲放大器設(shè)計(jì)要注意低噪聲，合適的增益，高線性度，并且能對(duì)天線或?yàn)V波器進(jìn)行良好

2、的輸入匹配。要獲得好的性能，需要高品質(zhì)因素(Q)的電感。同時(shí)，高Q值的電感也有助于抑制帶外干擾和噪聲。然而，CMOS工藝實(shí)現(xiàn)的片上螺旋電感，由于襯底和金屬線上的寄生電容和電阻損耗，Q值低，很難達(dá)到要求。盡管采用一些額外的工藝，可以提高片上螺旋電感的Q值，但是會(huì)增加電路的復(fù)雜度和成本。另外一方面，片上螺旋電感的巨大尺寸也是影響芯片面積和成本的重要因素。面對(duì)螺旋電感Q值低、面積大、電感值不便調(diào)控等缺陷，可采用有源電感來代替螺旋電感。通過合理