基于FPGA的數(shù)據(jù)傳輸系統(tǒng)基帶處理單元的設計.pdf

1、通信系統(tǒng)能夠可靠、高效地傳輸信息始終是通信工作追求的目標。數(shù)據(jù)傳輸系統(tǒng)的設計，要保證傳輸?shù)目煽啃裕档屯ㄐ旁O備的發(fā)射功率，減小體積，因此在基帶處理單元中進行差錯控制設計具有非常重要的意義。
　　差錯控制編碼技術(shù)是解決傳輸可靠性的一種重要手段，維特比(Viterbi)譯碼算法是一種最大似然譯碼，它可以得到較高的譯碼速度以及譯碼計算時間固定，因而在通信系統(tǒng)中得到廣泛應用。隨著微電子技術(shù)和電子設計自動化(EDA)技術(shù)的迅速發(fā)展，以FPG

2、A和CPLD為代表的可編程邏輯器件憑借其設計方便靈活和校驗快等特點廣泛應用于數(shù)字信號處理領域。本文主要探討了應用FPGA實現(xiàn)數(shù)據(jù)傳輸系統(tǒng)基帶處理單元的具體方案。論文對基帶處理單元和FPGA設計方法進行了相關(guān)研究，尤其對基帶處理單元中卷積碼編碼和Viterbi譯碼進行了深入的研究，并應用Altera公司最新的FPGA開發(fā)平臺QuartusII5.1完成了基帶處理單元的設計。
　　文中回顧了相關(guān)領域的發(fā)展歷史，給出基帶處理單元的組成及

3、其基本原理，對卷積碼原理和Viterbi算法進行了分析，確定了用于本設計的糾錯碼類型(2,1,9)卷積碼，同時對開發(fā)平臺及設計語言進行了簡要介紹。結(jié)合系統(tǒng)的設計要求，探討了基帶處理單元的具體實現(xiàn)方法，提出整體設計方案，并定義接口信號種類。在詳細介紹了發(fā)送端編碼模塊和接收端Viterbi譯碼模塊的FPGA實現(xiàn)方法之后，還通過Matlab仿真結(jié)果，給出了Viterbi譯碼的性能分析?；鶐幚韱卧髂K的FPGA設計主要包括發(fā)送端并串轉(zhuǎn)換模塊