CMOS射頻接收芯片的片上低噪聲電源管理系統(tǒng)研究與設(shè)計(jì).pdf

1、近年來(lái)，伴隨著射頻集成電路技術(shù)的發(fā)展和成熟，射頻通訊產(chǎn)品的成本大大降低，功能不斷完善，發(fā)展速度和普及率迅速增加。然而，隨著通訊技術(shù)的發(fā)展，應(yīng)用領(lǐng)域的拓寬和市場(chǎng)競(jìng)爭(zhēng)的日益激烈，作為射頻通訊產(chǎn)品的核心之一的射頻通訊芯片面臨巨大挑戰(zhàn)，更高程度的系統(tǒng)集成已成為獲得更低的成本和更高的性能的必需手段。因此，集成所需的電源管理功能已成為射頻集成電路發(fā)展的一個(gè)重要方向。 本文基于射頻CMOS工藝，研究和設(shè)計(jì)了集成于射頻接收芯片內(nèi)的低噪聲電源管理

2、系統(tǒng)。主要完成的工作如下： 首先，結(jié)合射頻接收芯片的特點(diǎn)和實(shí)際運(yùn)用中的需求，提出了片內(nèi)低噪聲電源管理的目標(biāo)，包括提供可編程數(shù)字化管理、提供片內(nèi)電源、抑制電源噪聲和毛刺以及提供低噪聲參考電壓源。并根據(jù)所提出的目標(biāo)，給出了相應(yīng)的設(shè)計(jì)策略，并給出了低噪聲電源管理系統(tǒng)的體系構(gòu)架。 其次，詳細(xì)分析了電源噪聲對(duì)射頻接收芯片內(nèi)各個(gè)模塊的具體影響以及各個(gè)模塊對(duì)電源噪聲的貢獻(xiàn)。在此基礎(chǔ)上，提出了以抑制片內(nèi)電源噪聲為目的的電源域劃分方案，將

3、芯片內(nèi)眾多模塊按其電源噪聲特性歸類，分別放置在相互隔離的電源域內(nèi)，以減小相互之間通過(guò)電源線的噪聲干擾。 結(jié)合帶隙基準(zhǔn)源和VTH偏置電壓源的優(yōu)點(diǎn)，研究并設(shè)計(jì)了一種基于數(shù)字校正方法的低噪聲參考電壓源，在獲得極低輸出噪聲的同時(shí)，又保證了參考電壓的精度。同時(shí)提出了數(shù)字化模式的參考電壓源分配網(wǎng)絡(luò)，取代了傳統(tǒng)的電流模式的參考電壓分配網(wǎng)絡(luò)，進(jìn)一步降低了參考電壓源的噪聲。 在給出噪聲分析和電源抑制比分析的基礎(chǔ)上，提出了一種低噪聲的片內(nèi)線

4、性穩(wěn)壓器以及一種反向高隔離的片內(nèi)線性穩(wěn)壓器。另外，根據(jù)數(shù)字電路的特點(diǎn)，設(shè)計(jì)了一種用于數(shù)字電路的線性穩(wěn)壓器。利用這三種不同的線性穩(wěn)壓器，為射頻接收芯片的各個(gè)模塊分別提供了片內(nèi)電源。 最后，提出了基于I2C串行總線接口和片內(nèi)寄存器的數(shù)字化電源管理方案，實(shí)現(xiàn)了片內(nèi)電源管理的可編程設(shè)計(jì)。 結(jié)合以上研究和設(shè)計(jì)，本文采用TSMC0．18μm RF CMOS工藝，為數(shù)字衛(wèi)星電視（DVB—S）射頻接收芯片設(shè)計(jì)并物理實(shí)現(xiàn)了全集成的低噪聲電