智能關(guān)節(jié)式坐標(biāo)測(cè)量機(jī)數(shù)據(jù)采集系統(tǒng)的研制.pdf

1、本課題來源于與加拿大的合作項(xiàng)目“關(guān)節(jié)式坐標(biāo)測(cè)量機(jī)的研制”的硬件電路設(shè)計(jì)部分。對(duì)于三坐標(biāo)測(cè)量機(jī)而言，除了主要的機(jī)械組成部分外，電路部分也是組成坐標(biāo)測(cè)量機(jī)的重要組成部分，用來完成三坐標(biāo)測(cè)量機(jī)測(cè)頭空間位置信息的數(shù)據(jù)采集的任務(wù)，采集的數(shù)據(jù)交由上位機(jī)處理得出測(cè)頭的空間位置。 本文介紹了國(guó)外主流關(guān)節(jié)式坐標(biāo)測(cè)量機(jī)的現(xiàn)狀，以及本項(xiàng)目研制的關(guān)節(jié)式坐標(biāo)測(cè)量機(jī)的工作原理和組成部分，制定了以FPGA為核心、以單片機(jī)控制數(shù)據(jù)傳輸?shù)年P(guān)節(jié)式坐標(biāo)測(cè)量機(jī)數(shù)據(jù)采集

2、系統(tǒng)設(shè)計(jì)方案，提出了課題設(shè)計(jì)主要需解決好的三部分問題，即PC上人機(jī)操作界面的編制，PC與FPGA通信程序編寫，和FPGA控制程序的編寫。 本論文主要介紹了數(shù)據(jù)采集系統(tǒng)的硬件電路和軟件程序設(shè)計(jì)，其中重點(diǎn)介紹了FPGA的設(shè)計(jì)開發(fā)及硬件編程，和單片機(jī)實(shí)現(xiàn)的數(shù)據(jù)傳輸硬件設(shè)計(jì)和控制程序的設(shè)計(jì)；接口方面介紹了FPGA和單片機(jī)，以及單片機(jī)與上位機(jī)的接口設(shè)計(jì)。 本課題設(shè)計(jì)的硬件電路經(jīng)過初期的調(diào)試，并經(jīng)與坐標(biāo)測(cè)量機(jī)的機(jī)械部，分結(jié)合，證明此