I-,DDT-測(cè)試故障模擬器的研究.pdf

1、隨著微電子技術(shù)的迅速發(fā)展，VLSI的集成度和復(fù)雜度不斷提高，給現(xiàn)有的測(cè)試技術(shù)和測(cè)試儀器帶來(lái)了嚴(yán)峻的挑戰(zhàn)。 20世紀(jì)80年代初，人們提出了通過(guò)測(cè)量電路穩(wěn)態(tài)電流(IDDQ)來(lái)測(cè)試CMOS電路的方法?；陔娏鞯腎DDQ測(cè)試方法與CMOS電路有很好的兼容性，它可檢測(cè)出電壓測(cè)試方法不能檢測(cè)的故障和物理缺陷，目前已成為一種廣為接受的重要的CMOS數(shù)字集成電路的測(cè)試方法。90年代中期，人們提出了瞬態(tài)電流測(cè)試方法(IDDT)，以便發(fā)現(xiàn)一些其他測(cè)

2、試方法所不能發(fā)現(xiàn)的故障，進(jìn)一步從總體上提高測(cè)試的故障覆蓋率，滿足人們對(duì)高性能集成電路的需要。因而這種方法作為傳統(tǒng)測(cè)試方法的一個(gè)補(bǔ)充，正逐步受到研究領(lǐng)域和工業(yè)領(lǐng)域的關(guān)注和研究。 為了便于測(cè)試，將生產(chǎn)過(guò)程中集成電路出現(xiàn)的多種多樣的缺陷抽象為各種模型。目前常用的故障模型主要有：固定故障，開(kāi)路故障，橋接故障，存儲(chǔ)故障，時(shí)滯故障等。電壓測(cè)試主要針對(duì)固定型故障模型，多年的研究也取得了令人滿意的結(jié)果；CMOS電路中的橋接故障則宜用穩(wěn)態(tài)電流測(cè)試

3、方法測(cè)試；對(duì)于電壓和穩(wěn)態(tài)電流難以測(cè)試的開(kāi)路故障，可以使用瞬態(tài)電流測(cè)試的方法進(jìn)行測(cè)試。 本文從故障激活的條件入手，利用五值邏輯，對(duì)瞬態(tài)電流測(cè)試中的延時(shí)變化進(jìn)行波形分析和波形計(jì)算，采用并發(fā)模擬算法，編程實(shí)現(xiàn)了一個(gè)IDDT測(cè)試的故障模擬器。實(shí)際電路中由于制造工藝的限制，邏輯門(mén)的延時(shí)并不相同，而是在一定范圍內(nèi)變化，引起波形變化的時(shí)間不確定。本文采用五維立方(v0，v1，f，h1，h0)來(lái)表示一條信號(hào)線在某一時(shí)間段內(nèi)的波形，并給出了不同門(mén)

4、電路的輸出立方計(jì)算方法。利用向量對(duì)，采用瞬態(tài)電流測(cè)試方法對(duì)開(kāi)路故障進(jìn)行并發(fā)模擬；同時(shí)將一個(gè)向量對(duì)看成兩個(gè)獨(dú)立的向量來(lái)模擬固定故障。模擬結(jié)果取得了較好的故障覆蓋率，從而驗(yàn)證了延時(shí)變化時(shí)進(jìn)行故障并發(fā)模擬的可行性和有效性。 最后，針對(duì)IDDT測(cè)試的可行性，通過(guò)利用PSPICE軟件對(duì)S208電路中的一些故障做了模擬，這些故障包括開(kāi)路故障和延時(shí)故障。從模擬的波形來(lái)看，無(wú)故障電路和故障電路的波形差別比較大，這充分論證了IDDT測(cè)試應(yīng)用于工業(yè)