測距雷達信號處理研究.pdf

1、雷達信號處理系統(tǒng)是現(xiàn)代雷達的重要組成部分，雷達接收到目標(biāo)反射回來的信號后，要最大限度地提取目標(biāo)的位置信息和速度信息，以便對控制區(qū)域內(nèi)的目標(biāo)運動參數(shù)進行估計，實現(xiàn)對目標(biāo)的高精度跟蹤。由于雷達的應(yīng)用環(huán)境很廣，工作環(huán)境也復(fù)雜多變，因此對雷達信號處理提出了各種各樣的要求。目前雷達信號處理已經(jīng)從簡單的在噪聲中檢測信號，逐步發(fā)展到具有抑制各種雜波、抗各種電磁干擾的能力；從視頻處理發(fā)展到零中頻處理和中頻處理，從時域處理發(fā)展到時域-頻域處理；從測角-測

2、距-測速處理發(fā)展到成像處理等，其功能越來越多，性能越來越高。而這些功能的實現(xiàn)與匹配濾波、動目標(biāo)檢測（MTD）及恒虛警（CFAR）處理等技術(shù)密不可分。
　　本文是以某測量距離雷達的需求為研究背景，為了解決該雷達探測距離和發(fā)射功率以及接收機靈敏度之間的矛盾，本測距系統(tǒng)發(fā)射信號采用了線性調(diào)頻體制，在信號處理器中完成對目標(biāo)信號回波的脈沖壓縮、MTD及 CFAR處理。本文主要針對匹配濾波和雜波抑制兩方面問題進行了研究，并對在頻率域?qū)崿F(xiàn)線性調(diào)

3、頻信號脈沖壓縮技術(shù)、CFAR技術(shù)以及在FPGA中實現(xiàn)塊浮點快速傅里葉變換（FFT）運算等技術(shù)進行了具體闡述。
　　在綜合考慮了FPGA器件發(fā)展水平、穩(wěn)定供貨渠道等多方面因素的前提下，為降低數(shù)字處理器運算量，提高系統(tǒng)性價比，本文采用了快速卷積算法實現(xiàn)線性調(diào)頻信號數(shù)字脈沖壓縮。同時，利用塊浮點算法，較好的解決了定點運算精度差和浮點運算處理器硬件價格高、運算速度慢的矛盾。在此基礎(chǔ)上選定了FPGA的具體型號，完成了相關(guān)設(shè)計工作。
　

4、　通過對線性調(diào)頻信號產(chǎn)生、脈沖壓縮、MTD等原理的計算機數(shù)字仿真，并通過把帶有雜波的信號加載到FPGA上，進行塊浮點FFT半實物仿真，對系統(tǒng)設(shè)計理論進行了驗證，各項仿真試驗結(jié)果與理論相吻合，證明了系統(tǒng)設(shè)計原理正確。
　　本文是以某測量距雷達為研制背景，通過對信號處理器幾個主要問題的研究，成功完成了在FPGA內(nèi)實現(xiàn)線性調(diào)頻脈沖壓縮、塊浮點FFT運算等功能。本文所做的工作，對某測距雷達研制具有一定的推動作用，同時對其它雷達信號處理系統(tǒng)