低電壓低功耗高穩(wěn)定性CMOS鎖相環(huán)的研究與設(shè)計.pdf

1、鎖相環(huán)頻率合成器現(xiàn)在日益廣泛地應(yīng)用于通訊、微處理器系統(tǒng)中，并且隨著集成電路的發(fā)展以及SOC技術(shù)的出現(xiàn)，其已經(jīng)成為超大規(guī)模集成電路中不可或缺的模塊。本文對用于頻率合成器的鎖相環(huán)模塊展開了詳盡的分析與研究，并對其核心部分——壓控振蕩器電路進(jìn)行了改進(jìn)。 本文在對鎖相技術(shù)的發(fā)展歷史和研究現(xiàn)狀調(diào)查研究的基礎(chǔ)上，從鎖相系統(tǒng)的工作原理入手，分析了鎖相環(huán)的數(shù)學(xué)模型，并以此為出發(fā)點對其跟蹤性能、捕獲性能、穩(wěn)定性及噪聲性能等性能進(jìn)行了較為深入的研究

2、，對環(huán)路的各項參數(shù)指標(biāo)進(jìn)行了詳細(xì)的推導(dǎo)，得出了鎖相環(huán)數(shù)理分析的普遍結(jié)論。本文還對差分延遲結(jié)構(gòu)環(huán)形壓控振蕩器電路進(jìn)行了深入的分析與研究，并提出了一種基于高質(zhì)量電阻電路的主從差分延遲結(jié)構(gòu)環(huán)形壓控振蕩器，其采用了一種新型的主從差分延遲結(jié)構(gòu)，并用一個更有效、更穩(wěn)定的負(fù)載電阻電路結(jié)構(gòu)來替代VCO設(shè)計常使用的單個MOS管電阻結(jié)構(gòu)，使其系統(tǒng)穩(wěn)定性有了相應(yīng)提高。電路設(shè)計是基于0.35μmCMOS工藝，并通過Hspice仿真軟件對其進(jìn)行仿真，結(jié)果表明該壓

3、控振蕩器有很寬的頻率范圍，輸出頻率與控制電壓間的線性度較好，相位噪聲低。整個振蕩器是基于2.5V低電源電壓環(huán)境設(shè)計的，且其性能與工作在5V電壓情況下的傳統(tǒng)壓控振蕩器基本相當(dāng)，符合低電壓低功耗的設(shè)計要求。綜合以上的研究與設(shè)計，本文用所改進(jìn)的壓控振蕩器、無死區(qū)鑒相器及電荷泵電路組成了用于頻率合成的鎖相環(huán)電路，并對此電路進(jìn)行整體設(shè)計及仿真，結(jié)果表明其在鎖定時間、頻率范圍、輸出相位抖動及功耗方面具有較好的性能，且對提高鎖相環(huán)頻率合成器的整體性能