fpga的低頻數(shù)字相位開(kāi)題報(bào)告

1、<p>　　《基于FPGA的低頻數(shù)字相位測(cè)量?jī)x設(shè)計(jì)》開(kāi)題報(bào)告</p><p>　　一、課題的目的和意義</p><p><b>　　1．研究目的</b></p><p>　　隨著數(shù)字電子技術(shù)的發(fā)展，由數(shù)字邏輯電路組成的控制系統(tǒng)逐漸成為現(xiàn)代檢測(cè)技術(shù)中的主流，數(shù)字測(cè)量系統(tǒng)也在工業(yè)中越來(lái)越受到人們的重視。 在實(shí)際工作中，常常需要測(cè)

2、量?jī)闪蓄l率相同的信號(hào)之間的相位差，來(lái)解決實(shí)踐中出現(xiàn)的種種問(wèn)題。例如，電力系統(tǒng)中電網(wǎng)合閘時(shí)，要求兩電網(wǎng)的電信號(hào)之間的相位相同，這時(shí)需要精確測(cè)量?jī)闪泄ゎl信號(hào)之間的相位差。如果兩列信號(hào)之間的相位差達(dá)不到相同，會(huì)出現(xiàn)很大的電網(wǎng)沖激電流，對(duì)供電系統(tǒng)產(chǎn)生巨大的破壞力，所以必須精確地測(cè)量出兩列信號(hào)之間的相位差。數(shù)字式儀器采用數(shù)碼管顯示相位差，精確度高，穩(wěn)定性能好，讀數(shù)方便且不需要經(jīng)常調(diào)試，所以數(shù)字式測(cè)量?jī)x逐漸代替了原來(lái)的模擬式儀器。本系統(tǒng)可分為三大基

3、本組成部分：數(shù)據(jù)采集電路、數(shù)據(jù)運(yùn)算控制電路和數(shù)據(jù)顯示電路。其中數(shù)據(jù)采集電路用FPGA實(shí)現(xiàn)，其功能就是實(shí)現(xiàn)將待測(cè)正弦信號(hào)的周期、相位差轉(zhuǎn)變?yōu)?9位的數(shù)字量。</p><p><b>　　2．研究意義</b></p><p>　　隨著相位測(cè)量技術(shù)廣泛應(yīng)用于國(guó)防、科研、生產(chǎn)等各個(gè)領(lǐng)域，對(duì)相位測(cè)量的要求也逐步向高精度、高智能化方向發(fā)展，在低頻范圍內(nèi)，相位測(cè)量在電力、機(jī)械等部門(mén)

4、有著尤其重要的意義，對(duì)于低頻相位的測(cè)量，用傳統(tǒng)的模擬指針式儀表顯然不能夠滿(mǎn)足所需的精度要求，隨著電子技術(shù)以及微機(jī)技術(shù)的發(fā)展，數(shù)字式儀表因其高精度的測(cè)量分辨率以及高度的智能化、直觀(guān)化的特點(diǎn)得到越來(lái)越廣泛的應(yīng)用?；谶@些要求，我們?cè)O(shè)計(jì)并制作了基于FPGA為核心的低頻數(shù)字式相位測(cè)量系統(tǒng)。</p><p><b>　　二、文獻(xiàn)綜述</b></p><p>　　本設(shè)計(jì)給出了以F

5、PGA為核心的數(shù)字式相位測(cè)量的基本原理與實(shí)現(xiàn)方案。該</p><p>　　系統(tǒng)由數(shù)據(jù)采集電路、數(shù)據(jù)運(yùn)算控制電路和數(shù)據(jù)顯示電路組成。其中數(shù)據(jù)采集電路用FPGA實(shí)現(xiàn)，其功能就是實(shí)現(xiàn)將待測(cè)正弦信號(hào)的周期、相位差轉(zhuǎn)變?yōu)?9位的數(shù)字量。同頻率正弦信號(hào)間的相位差測(cè)量在電工技術(shù)、工業(yè)自動(dòng)化、智能控制及通訊、電子等許多領(lǐng)域都有著廣泛的應(yīng)用，如電工領(lǐng)域中的電機(jī)功角測(cè)試，介質(zhì)材料損耗角的確定等。因此，相位差測(cè)量技術(shù)有著廣泛的實(shí)用價(jià)值

6、。相位的數(shù)字測(cè)量方法基本分為硬件電路測(cè)量與A/D采樣后利用軟件計(jì)算兩種。硬件法測(cè)量由于電路結(jié)構(gòu)比較復(fù)雜、易受外界干擾影響以及準(zhǔn)確度較差的缺點(diǎn)，限制了進(jìn)一步發(fā)揮它的作用。近年來(lái)，隨著計(jì)算機(jī)軟硬件及其外圍設(shè)備的日益發(fā)展，以數(shù)字信號(hào)處理為核心的軟件法測(cè)量技術(shù)在相位差的測(cè)量中得到了越來(lái)越多的關(guān)注，并取得了較快發(fā)展。FPGA是20世紀(jì)90年代發(fā)展起來(lái)的大規(guī)模可編程邏輯器件，隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)和微電子技術(shù)的進(jìn)步，F(xiàn)PGA的時(shí)鐘延遲可達(dá)

7、到ns級(jí)，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且FPGA具有高集成度、高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小其體積。本設(shè)計(jì)基于FPGA設(shè)計(jì)的低頻數(shù)字</p><p>　　三、研究（設(shè)計(jì)）內(nèi)容和擬解決的關(guān)鍵問(wèn)題</p><p><b>　　1．研究?jī)?nèi)容</b></p><p>

8、　　（1）研究基于FPGA的低頻數(shù)字相位測(cè)量?jī)x的設(shè)計(jì)。</p><p>　?。?）建立基于FPGA的低頻數(shù)字相位測(cè)量?jī)x系統(tǒng)模型，并實(shí)現(xiàn)仿真</p><p>　　（3）采用FPGA/CPLD和單片機(jī)相結(jié)合，構(gòu)成整個(gè)系統(tǒng)的測(cè)控主體。</p><p>　?。?）使得測(cè)量分辨率精確到0.1º，測(cè)得的頻率與相位差值送入LED進(jìn)行顯示。</p><

9、p><b>　　2．研究途徑</b></p><p>　　參閱資料和文獻(xiàn)，系統(tǒng)學(xué)習(xí)基于FPGA的低頻數(shù)字相位測(cè)量?jī)x制作的技術(shù)，本系統(tǒng)硬件設(shè)計(jì)應(yīng)用了EDA技術(shù)，軟件設(shè)計(jì)采用基于C51的模塊化設(shè)計(jì)技術(shù)，建立完整仿真模型并仿真，實(shí)現(xiàn)基本的控制過(guò)程。本系統(tǒng)以單片機(jī)和FPGA為核心，輔以必要的模擬電路，構(gòu)成了一個(gè)基于具有高速處理能力的FPGA的低頻數(shù)字式相位測(cè)量?jī)x。該系統(tǒng)由相位測(cè)量?jī)x、數(shù)字式移相

10、信號(hào)發(fā)生器以及移相網(wǎng)絡(luò)組成；移相網(wǎng)絡(luò)能夠產(chǎn)生-45°~45°相位差的兩路信號(hào)；相位測(cè)量?jī)x能夠測(cè)量出具有0°~359°的兩路信號(hào)的相位差；而數(shù)字式移相信號(hào)發(fā)生器能夠產(chǎn)生出相位差為0°~359°的且具有數(shù)字設(shè)置步進(jìn)為1°的兩路輸出信號(hào)。</p><p><b>　　3．技術(shù)路線(xiàn)</b></p><p>

11、　?。?）根據(jù)低頻數(shù)字相位測(cè)量?jī)x的特點(diǎn)采用FPGA技術(shù)，通過(guò)軟件和硬件的充分結(jié)合實(shí)現(xiàn)控制過(guò)程。</p><p>　?。?）低頻數(shù)字相位測(cè)量?jī)x的頻率測(cè)量由FPGA來(lái)完成，可以實(shí)現(xiàn)高速、高精度的要求。</p><p>　　（3）為使產(chǎn)生的信號(hào)平滑，采用濾波電路對(duì)波形的進(jìn)行后級(jí)處理。采用最簡(jiǎn)單的無(wú)源RC低通濾波器。</p><p>　　（4）通過(guò)發(fā)光二極管的顯示來(lái)模擬顯示

12、測(cè)量結(jié)果。</p><p>　?。?）在電腦與模擬試驗(yàn)箱上實(shí)現(xiàn)仿真過(guò)程，達(dá)到設(shè)計(jì)的預(yù)期效果。</p><p>　　4．?dāng)M解決的關(guān)鍵問(wèn)題</p><p>　　所要解決本課題的主要問(wèn)題是：系統(tǒng)控制策略的開(kāi)發(fā)和仿真，并實(shí)現(xiàn)自適應(yīng)功能，以及系統(tǒng)程序的設(shè)計(jì)和調(diào)試。</p><p>　　四、研究（設(shè)計(jì)）方案與進(jìn)度計(jì)劃安排</p><p

13、>　　1．研究（設(shè)計(jì)）方案：</p><p><b>　　總體設(shè)計(jì)方案：</b></p><p><b>　?。?）整形電路設(shè)計(jì)</b></p><p>　　信號(hào)整形電路的原理就是利用單門(mén)限電壓比較器，當(dāng)輸入信號(hào)每通過(guò)一次零時(shí)觸發(fā)器的輸出就要產(chǎn)生一次突然的變化。當(dāng)輸入正弦波時(shí)，每過(guò)一次零，比較器的輸出端將產(chǎn)生一次電壓

14、跳變，它的正負(fù)向幅度均受到供電電源的限制，因此輸出電壓波形是具有正負(fù)極性的方波，這樣就完成了電壓波形的整形工作。</p><p>　　但是如果輸入信號(hào)在門(mén)限值附近有微小的干擾，則輸出電壓就會(huì)產(chǎn)生相應(yīng)的抖動(dòng)（起伏）。為了避免過(guò)零點(diǎn)多次觸發(fā)的現(xiàn)象，使用施密特觸發(fā)器組成的整形電路。施密特觸發(fā)器在單門(mén)限電壓比較器的基礎(chǔ)上引入了正反饋網(wǎng)絡(luò)。由于正反饋的作用，它的門(mén)限電壓隨著輸出電壓Uo的變化而改變，因此提高了抗干擾能力。&

15、lt;/p><p>　?。?）數(shù)據(jù)采集電路設(shè)計(jì)</p><p>　　FPGA數(shù)據(jù)采集電路的功能就是實(shí)現(xiàn)將待測(cè)正弦信號(hào)的周期、相位差轉(zhuǎn)變?yōu)?9位的數(shù)字量。FPGA數(shù)據(jù)采集的硬件電路可采用FPGA下載板來(lái)實(shí)現(xiàn)，該下載板包含F(xiàn)PGA芯片、下載電路和配置存儲(chǔ)器，其電路結(jié)構(gòu)可參見(jiàn)對(duì)應(yīng)的FPGA下載板說(shuō)明書(shū)。本電路主要是進(jìn)行FPGA的硬件描述語(yǔ)言(HDL)程序設(shè)計(jì)。</p><p>

16、;　　（3）數(shù)據(jù)運(yùn)算控制電路設(shè)計(jì)</p><p>　　單片機(jī)數(shù)據(jù)運(yùn)算控制電路的功能就是負(fù)責(zé)讀取FPGA采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計(jì)算待測(cè)正弦信號(hào)的頻率及兩路同頻正弦信號(hào)之間的相位差，同時(shí)通過(guò)功能鍵切換，顯示出待測(cè)信號(hào)的頻率和相位差。</p><p>　?。?） 顯示部分設(shè)計(jì)方案</p><p>　　方案一：采用點(diǎn)陣式液晶顯示器（LCD）顯示。雖然其功能強(qiáng)大，可顯示

17、各種字體的數(shù)字、漢字，圖像，還可以自定義顯示內(nèi)容，但是編程復(fù)雜，需要完成大量的顯示工作。</p><p>　　方案二：采用發(fā)光二極管（LED）顯示。雖只能顯示非常有限的符號(hào)和數(shù)碼字，但可完全滿(mǎn)足本設(shè)計(jì)數(shù)字顯示的要求，且編程簡(jiǎn)單。</p><p>　　分析以上兩種方案的優(yōu)缺點(diǎn)，第二種方案更為方便、實(shí)用</p><p><b>　　2．進(jìn)度計(jì)劃安排 </

18、b></p><p>　　五、預(yù)期結(jié)果和創(chuàng)新成果</p><p>　　所設(shè)計(jì)的數(shù)字是相位差測(cè)量?jī)x設(shè)計(jì)系統(tǒng)在計(jì)算機(jī)上機(jī)上實(shí)現(xiàn)仿真，在實(shí)驗(yàn)室達(dá)到預(yù)期的效果。該系統(tǒng)具有頻率測(cè)量及數(shù)字顯示功能，相位差數(shù)字顯示：相位讀數(shù)為0～359.9，分辨力為0.1。</p><p>　　六、成文時(shí)間和提交成果形式</p><p>　　2009年6月20日完成

19、論文“基于FPGA的低頻數(shù)字相位測(cè)量?jī)x設(shè)計(jì)”。</p><p>　　提交成果：開(kāi)題報(bào)告、設(shè)計(jì)論文、系統(tǒng)電路原理圖、有關(guān)設(shè)計(jì)的英文翻譯、畢業(yè)設(shè)計(jì)手冊(cè)。</p><p><b>　　七、參考文獻(xiàn)目錄</b></p><p>　　[1]謝自美.電子線(xiàn)路、實(shí)驗(yàn)及測(cè)試［M］.華中理工大學(xué)出版社，2000. 張厥勝. </p><p&g

20、t;　　[2] 基于CPLD的低頻數(shù)字相位測(cè)量?jī)x.電子工程師.2006，10；</p><p>　　[3]陳賾.在系統(tǒng)可編程技術(shù)［M］.科學(xué)出版社，2001.</p><p>　　[4]李軍，51系列單片機(jī)高級(jí)實(shí)例開(kāi)發(fā)指南，北京航空航天大學(xué)出版社出版發(fā)行2002年5月 </p><p>　　[5]李華.MCS-51系列單片機(jī)實(shí)用接口技術(shù).北京：北京航空航天大學(xué)出版社

21、，2004.</p><p>　　[6]康華光，電子技術(shù)基礎(chǔ) 模擬部分（第四版）.北京：高等教育出版社，2003.</p><p>　　[7] 基于MCU和FPGA的數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì).自動(dòng)化儀表.2006，9；</p><p>　　[8]閻石，數(shù)字電子技術(shù)基礎(chǔ)，北京：高等教育出版社，2000.</p><p>　　[9] 余永權(quán)主編.F

22、lash單片機(jī)原理與應(yīng)用.北京：電子工業(yè)出版社，1999；</p><p>　　[10] 何立民.單片機(jī)應(yīng)用技術(shù)選編（6）.北京：北京航空航天大學(xué)出版社，1998。</p><p>　　[11] 唐競(jìng)新.數(shù)字電子電路 . 清華大學(xué)出版社，2003.09 </p><p>　　[12]趙新民，智能儀器原理及設(shè)計(jì).哈爾濱：哈爾濱工業(yè)大學(xué)出版社，1989.</p&g

23、t;<p>　　[13]康華光，電子技術(shù)基礎(chǔ) 模擬部分（第四版）.北京：高等教育出版社，2003.</p><p>　　[14]石東海主編.單片機(jī)數(shù)據(jù)ton通信技術(shù)從入門(mén)到精通.西安：西安電子科技大學(xué)出版社，2003年5月</p><p>　　[15]M. Tanaka and K. Nakayama, Jpn. J. Appl. Phys., Part 1 22, 233

24、_1983_.</p><p>　　[16] Shigeru Hosoe et al., Precis. Eng. 17, 258 _1995_.</p><p>　　[17] N. M. Oldham et al., Precis. Eng. 15, 173 _1993_.</p><p>　　[18] A. Tselikov et al., 16, 1613 _

25、1998_.</p><p>　　[19] S. Mori et al., Opt. Eng. _Bellingham_ 27, 823 _1983_.</p><p>　　[20]N. B. Yim et al., Meas. Sci. Technol. 11, 1131 _1991_.</p><p>　　[21]C. M. Wu et al., Meas. S