eda技術(shù)及應(yīng)用課程設(shè)計(jì)--數(shù)字秒表

上傳人：奔*** IP屬地：河北更新時(shí)間：2024-03-01 格式：doc 頁數(shù)：16 大?。?09.00KB 人氣指數(shù)：12 舉報(bào) 版權(quán)申訴

eda技術(shù)及應(yīng)用課程設(shè)計(jì)--數(shù)字秒表_第1頁

已閱讀1頁，還剩15頁未讀，繼續(xù)免費(fèi)閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、　　《EDA技術(shù)及應(yīng)用》　　課程設(shè)計(jì)報(bào)告　　系別：機(jī)電與自動(dòng)化學(xué)院 　　專業(yè)班級：電氣自動(dòng)化技術(shù)0902 　　學(xué)生姓名： </p&g

2、t;　　目錄　　課程設(shè)計(jì)目的…………………………………………………………………3　　課程設(shè)計(jì)題目描述和要求………………………………………………………3　　課程設(shè)計(jì)報(bào)告內(nèi)容………………………………………………………………3<

3、;p>　　各模塊VHDL源程序………………………………………………………………5　　4.1.3MHz→100Hz分頻器的源程序…………………………………………………5　　4.2.十進(jìn)制計(jì)數(shù)器源程序……………………………………………………………6　　4.3.六進(jìn)制計(jì)數(shù)器源程序……………………………………………

4、………………9　　4.4.頂層綜合文件TIMES的源程序………………………………………………11　　5.總結(jié) ………………………………………………………………………………14　　參考文獻(xiàn) ……………………………………………………………………………15　　秒表是人們?nèi)粘Ｉ?/p>

5、中常用的測時(shí)儀器，它能夠簡單的完成計(jì)時(shí)、清零等功能，從一年一度的校際運(yùn)動(dòng)會(huì)到NBA、世界杯、奧運(yùn)會(huì)，都能看到秒表的身影。　　課程設(shè)計(jì)目的　　學(xué)習(xí)使用EDA集成設(shè)計(jì)軟件MaxplusⅡ設(shè)計(jì)一個(gè)計(jì)時(shí)范圍為0.01秒～1小時(shí)的數(shù)字秒表，能夠精確反映計(jì)時(shí)時(shí)間，并完成復(fù)位、計(jì)時(shí)功能。秒表計(jì)時(shí)的最大范圍為1小時(shí)，精度為0.01秒

6、。秒表可得到計(jì)時(shí)時(shí)間的分、秒、0.1秒等度量，且各度量單位間可正確進(jìn)位。　　當(dāng)復(fù)位清零有效時(shí)，秒表清零并做好計(jì)時(shí)準(zhǔn)備。任何情況下，只要按下復(fù)位開關(guān)，秒表都要無條件的進(jìn)行復(fù)位操作，即使在計(jì)時(shí)過程中也要無條件的清零。　　了解全過程中VHDL程序的基本結(jié)構(gòu)，掌握使用EDA工具設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)思路和設(shè)計(jì)方法。學(xué)習(xí)VHDL基本邏輯電路的綜合設(shè)計(jì)應(yīng)用，以及程序中數(shù)

7、據(jù)對象、數(shù)據(jù)類型、順序語句、并行語句的綜合使用。根據(jù)電路持點(diǎn)，用層次設(shè)計(jì)概念，將此設(shè)計(jì)任務(wù)分成若干模塊，規(guī)定每一模塊的功能和各模塊之間的接口，同時(shí)加深層次化設(shè)計(jì)概念；考慮軟件的元件管理深層含義，以及模塊元件之間的連接概念，對于不同目錄下的同一設(shè)計(jì)，如何熔合等問題。　　2.課程設(shè)計(jì)題目描述和要求　　(1)根據(jù)設(shè)計(jì)題目要求完成設(shè)計(jì)輸入、綜合、模擬仿真驗(yàn)證。&

8、lt;/p>　　(2)具有復(fù)位、暫停、秒表計(jì)時(shí)及結(jié)果直接送LED顯示的功能。　　(3)三個(gè)輸入端，分別為：時(shí)鐘輸入（CLK）、復(fù)位（CLR）和啟動(dòng)／暫停（ENA）。　　(4)輸出端有：百分秒、秒和分鐘信號，皆采用BCD碼計(jì)數(shù)方式，并直接送到6個(gè)LED顯示。　　(5)提供設(shè)計(jì)報(bào)告，報(bào)告要

9、求包括以下內(nèi)容：設(shè)計(jì)思路、設(shè)計(jì)輸入文件、設(shè)計(jì)與調(diào)試過程、模擬仿真結(jié)果和設(shè)計(jì)結(jié)論。　　3. 課程設(shè)計(jì)報(bào)告內(nèi)容　　系統(tǒng)由一個(gè)分頻器CLKGEN，四個(gè)十進(jìn)制計(jì)數(shù)器CNT10，兩個(gè)六進(jìn)制計(jì)數(shù)器CNT6組成。其中1/100和1/10秒都是十進(jìn)制計(jì)數(shù)器，秒和分的個(gè)位是十進(jìn)制計(jì)數(shù)器，十位是六進(jìn)制計(jì)數(shù)器。　　分頻器以3MHz的脈

10、沖波做輸入信號，為系統(tǒng)提供精確的100Hz時(shí)鐘信號。作為百分秒的CLK輸入端。1/100秒的進(jìn)位信號作為1/10秒的CLK信號，而1/10秒的進(jìn)位信號作為秒的CLK信號。秒的進(jìn)位信號作為秒10的CLK，秒10的進(jìn)位接分的CLK，分的進(jìn)位接分10的CLK。　　ENA為異步開始信號，為‘1’時(shí)開始計(jì)時(shí)，為‘0’時(shí)暫停計(jì)時(shí)。CLR為異步清零信號，為‘1’清零，所有計(jì)數(shù)器重新從‘0000’開始。<

11、;/p>　　輸出：　　DOUT[0…23]是BCD碼輸出：　　DOUT[0…3]為1/100秒的BCD碼輸出；　　DOUT[4…7]為1/10秒的BCD碼輸出；　　DOUT[8…11]為秒的BCD碼輸出；&

12、lt;/p>　　DOUT[12…15]為10秒的BCD碼輸出；　　DOUT[16…19]為分的BCD碼輸出；　　DOUT[20…23]為10分的BCD碼輸出。　　輸出的BCD碼送LED顯示解碼器。　　系統(tǒng)的結(jié)構(gòu)原理圖1所示：

13、　　圖1 系統(tǒng)的結(jié)構(gòu)原理圖　　各模塊VHDL源程序　　4.1.3MHz→100Hz分頻器的源程序　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY

14、 CLKGEN IS　　PORT (CLK: IN STD_LOGIC;　　NEWCLK: OUT STD_LOGIC);　　END ENTITY CLKGEN;　　ARCHITECTURE ART OF CLKGEN IS

15、;　　SIGNAL CNTER: INTEGER RANGE 0 TO 10#29999#;　　BEGIN 　　PROCESS (CLK) IS　　BEGIN 　　IF CLK' EVENT AND CLK=&#

16、39;1' THEN　　IF CNTER =10#29999#　　THEN CNTER<=0;　　ELSE CNTER<=CNTER+1;　　END IF;

17、;　　END IF;　　END PROCESS;　　PROCESS(CNTER) IS　　BEGIN　　IF CNTER=10#29999#　　THEN NEWCLK<

18、;='1';　　ELSE NEWCLK<='0';　　END IF;　　END PROCESS;　　END ARCHITECTURE ART;　　此處用到

19、了一個(gè)分頻比為30000的分頻器，用來將3MHz的脈沖分成100Hz，也就是當(dāng)CLK經(jīng)過三萬個(gè)脈沖的時(shí)候，才會(huì)看到一個(gè)100Hz的計(jì)數(shù)脈沖NEWCLK。　　由于使用的器件EPF10K10LC84-3反應(yīng)時(shí)間最短為3ns ，因此Grid Size不能設(shè)置太小，否則會(huì)出錯(cuò)。在這里設(shè)置為10.0ns 。這樣，一個(gè)CLK的周期為20ns ，總時(shí)間為　　29999

20、 X 2X10.0ns =0.59998ms　　所以End Time要設(shè)置為1ms 才能使CNTER計(jì)數(shù)到29999并歸0 。　　其仿真波形如圖2所示：　　圖2 CLKGEN的仿真波形　　當(dāng)變量CNTER計(jì)數(shù)到29999時(shí)清零，同時(shí)NEWCLK產(chǎn)生一個(gè)脈沖波。</

21、p>　　其原理圖如圖3。　　圖3 CLKGEN的原理圖　　4.2. 十進(jìn)制計(jì)數(shù)器源程序　　LIBRARY IEEE; 　　USE IEEE.STD_LOGIC_1164.ALL;</p&

22、gt;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY cnt10 IS　　PORT (CLK: IN STD_LOGIC;　　CLR: IN STD_LOGIC;　　ENA: IN STD_LOGIC;</

23、p>　　CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);　　CARRY_OUT: OUT STD_LOGIC);　　END ENTITY cnt10; 　　ARCHITECTURE ART10 OF cnt10 IS<p&g

24、t;　　SIGNAL CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);　　BEGIN 　　PROCESS(CLK,CLR,ENA)IS　　BEGIN 　　IF CLR='

25、1'　　THEN CQI<="0000";　　ELSIF CLK'EVENT AND CLK='1'THEN　　IF ENA='1' THEN　　IF CQI ="1001"&

26、lt;/p>　　THEN CQI<="0000";　　ELSE CQI<=CQI+'1'; 　　END IF;　　END IF;&l

27、t;p>　　END IF;　　END PROCESS;　　PROCESS(CQI) IS　　BEGIN　　IF CQI="0000"<p&g

28、t;　　THEN CARRY_OUT<='1';　　ELSE CARRY_OUT<='0'; 　　END IF;　　END PROCESS;　　CQ<=CQI;<

29、;/b>　　END ARCHITECTURE ART10;　　以上為十進(jìn)制計(jì)數(shù)器源程序，基本原理是在使能信號ENA為高電平﹑清零信號CLR為低電平且 CLK為時(shí)鐘上升沿（CLK'EVENT AND CLK='1'）時(shí)，CQI開始進(jìn)行累加計(jì)數(shù)（CQI<=CQI+1），當(dāng)CQI="0101"，即為BCD

30、數(shù)0101時(shí)，計(jì)數(shù)器向CARRY_OUT進(jìn)位且CQI<="0000"進(jìn)行清零。如此0000→0001→0010→0011→0100→0101→0110→0111→1000→1001循環(huán)，進(jìn)行十進(jìn)制計(jì)數(shù)。上述源程序的波形仿真波形如下圖4所示。　　圖4 cnt10的仿真波形　　由圖4可以看出，CQ從“0000”開始計(jì)數(shù)，計(jì)數(shù)到“1

31、001”時(shí)翻“0000”，同時(shí)CARRY_OUT進(jìn)位信號輸出高電平。當(dāng)ENA使能信號為高電平時(shí)計(jì)數(shù)器計(jì)數(shù)，為低電平時(shí)停止計(jì)數(shù)，CQ輸出值沒有變化。當(dāng)CLR清零信號為高電平時(shí)CQ清零，CARRY_OUT進(jìn)位信號輸出高電平，當(dāng)CLR為低電平時(shí)正常計(jì)數(shù)。　　其原理圖如圖5。　　圖5 cnt10的原理圖

32、　　4.3. 六進(jìn)制計(jì)數(shù)器源程序　　LIBRARY IEEE; 　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY cnt6 IS</p&

33、gt;　　PORT (CLK: IN STD_LOGIC;　　CLR: IN STD_LOGIC;　　ENA: IN STD_LOGIC;　　CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); 　　CARRY_OUT: OU

34、T STD_LOGIC);　　END ENTITY cnt6; 　　ARCHITECTURE ART11 OF cnt6 IS　　SIGNAL CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);　　BEGIN &l

35、t;/p>　　PROCESS(CLK,CLR,ENA)IS　　BEGIN 　　IF CLR='1'　　THEN CQI<="0000";　　ELSIF CLK

36、9;EVENT AND CLK='1'THEN　　IF ENA='1' THEN　　IF CQI ="0101"　　THEN CQI<="0000";　　ELSE CQI<=CQI+

37、'1'; 　　END IF;　　END IF;　　END IF;　　END PROCESS;　　P

38、ROCESS(CQI) IS　　BEGIN　　IF CQI="0000"　　THEN CARRY_OUT<='1';　　ELSE CARRY_OUT<='0'; <

39、/p>　　END IF;　　END PROCESS;　　CQ<=CQI;　　END ARCHITECTURE ART11;　　以上為六進(jìn)制計(jì)數(shù)器源程序，基本原理是

40、在使能信號ENA為高電平﹑清零信號CLR為低電平且 CLK為時(shí)鐘上升沿（CLK'EVENT AND CLK='1'）時(shí)，CQI開始進(jìn)行累加計(jì)數(shù)（CQI<=CQI+1），當(dāng)CQI="0101"，即為BCD數(shù)0101時(shí)，計(jì)數(shù)器向CARRY_OUT進(jìn)位且CQI<="0000"進(jìn)行清零。如此0000→0001→0010→0011→0100→0101循環(huán)，進(jìn)行六進(jìn)制計(jì)數(shù)。

41、上述源程序的波形仿真波形如下圖6所示。　　圖6 cnt6的仿真波形　　從上圖可以看出，CQ從“0000”開始計(jì)數(shù)，計(jì)數(shù)到“0101”時(shí)翻“0000”，同時(shí)CARRY_OUT進(jìn)位信號輸出高電平。當(dāng)ENA使能信號為高電平時(shí)計(jì)數(shù)器計(jì)數(shù)，為低電平時(shí)停止計(jì)數(shù)，CQ輸出值沒有變化。當(dāng)CLR清零信號為高電平時(shí)CQ清零，CARRY_OUT進(jìn)位信號輸出高電平，當(dāng)CLR為低

42、電平時(shí)正常計(jì)數(shù)。　　其原理圖如圖7。　　圖7 cnt6的原理圖　　4.4.頂層綜合文件TIMES的源程序　　LIBRARY IEEE; 　　USE IEEE.STD_LOGIC_1164.AL

43、L;　　ENTITY times IS　　PORT(CLK: IN STD_LOGIC;　　CLR:IN STD_LOGIC;　　ENA: IN STD_LOGIC;　　DOUT: OUT STD_LOGIC_VECTOR(23

44、DOWNTO 0));　　END ENTITY times;　　ARCHITECTURE ART OF times IS　　COMPONENT CLKGEN IS 　　PORT(CLK: IN STD_LOGIC;　　NEWCLK

45、: OUT STD_LOGIC);　　END COMPONENT CLKGEN;　　COMPONENT CNT10 IS　　PORT(CLK,CLR,ENA: IN STD_LOGIC;　　CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);<

46、/p>　　CARRY_OUT: OUT STD_LOGIC);　　END COMPONENT CNT10;　　COMPONENT CNT6 IS　　PORT(CLK,CLR,ENA: IN STD_LOGIC;　　CQ: OUT STD_LOG

47、IC_VECTOR(3 DOWNTO 0);　　CARRY_OUT: OUT STD_LOGIC);　　END COMPONENT CNT6;　　SIGNAL S0: STD_LOGIC;　　SIGNAL S1,S2,S3,S4,S5: STD_LOGIC;</p&

48、gt;　　BEGIN　　U0: CLKGEN PORT MAP(CLK=>CLK, NEWCLK=>S0);　　U1: CNT10 PORT MAP(S0,CLR,ENA, DOUT(3 DOWNTO 0),S1);　　U2: CNT10 P

49、ORT MAP(S1,CLR,ENA, DOUT(7 DOWNTO 4),S2);　　U3: CNT10 PORT MAP(S2,CLR,ENA, DOUT(11 DOWNTO 8),S3);　　U4: CNT6 PORT MAP(S3,CLR,ENA, DOUT(15 DOWNTO 12),S4);　　U5:

50、CNT10 PORT MAP(S4,CLR,ENA, DOUT(19 DOWNTO 16),S5);　　U6: CNT6 PORT MAP(S5,CLR,ENA, DOUT(23 DOWNTO 20));　　END ARCHITECTURE ART;　　因?yàn)門IMES中包含的CLKGEN的分頻作用，因此需要300

51、00個(gè)CLK信號才能使1/100秒位計(jì)數(shù)一次，給仿真帶來很大難度。所以仿真前先要把CLKGEN去掉，直接把CLK信號作為1/100秒的時(shí)鐘信號。但是還是需要360000個(gè)CLK信號才能得到59分翻0分。所以分兩步進(jìn)行仿真，先檢驗(yàn)1/100秒跟1/10秒，再把CLK信號作為秒的時(shí)鐘信號進(jìn)行仿真。　　第一步：對TIMES中相應(yīng)的程序進(jìn)行一下改動(dòng)：　?。ò袰L

52、KGEN去掉，直接把CLK信號作為1/100秒的時(shí)鐘信號。）　　SIGNAL S0: STD_LOGIC;　　SIGNAL S1,S2,S3,S4,S5: STD_LOGIC;　　BEGIN　　U1: CNT10 PORT MAP(c

53、lk,CLR,ENA, DOUT(3 DOWNTO 0),S1);　　U2: CNT10 PORT MAP(S1,CLR,ENA, DOUT(7 DOWNTO 4),S2);　　U3: CNT10 PORT MAP(S2,CLR,ENA, DOUT(11 DOWNTO 8),S3);　　U4: CNT6 PORT

54、 MAP(S3,CLR,ENA, DOUT(15 DOWNTO 12),S4);　　U5: CNT10 PORT MAP(S4,CLR,ENA, DOUT(19 DOWNTO 16),S5);　　U6: CNT6 PORT MAP(S5,CLR,ENA, DOUT(23 DOWNTO 20));　　END ARC

55、HITECTURE ART;　　然后進(jìn)行波形仿真，仿真波形如下圖8：　　圖8 times test1的波形仿真　　如圖所示，1/100秒，1/10秒，秒，10秒位都能正常計(jì)數(shù)和進(jìn)位，翻0。　　第二步：對TIMES中相應(yīng)的程序進(jìn)行一下改動(dòng)：<p

56、>　?。ò袰LKGEN去掉，直接把CLK信號作為秒的時(shí)鐘信號。）　　SIGNAL S3,S4,S5: STD_LOGIC;　　BEGIN　　U2: CNT10 PORT MAP(clk,CLR,ENA, DOUT(11 DOWNTO 8),S3);

57、　　U3: CNT6 PORT MAP(S3,CLR,ENA, DOUT(15 DOWNTO 12),S4);　　U4: CNT10 PORT MAP(S4,CLR,ENA, DOUT(19 DOWNTO 16),S5);　　U5: CNT6 PORT MAP(S5,CLR,ENA, DOUT(23 DOWNTO 20));</

58、p>　　END ARCHITECTURE ART;　　然后進(jìn)行波形仿真，仿真波形如圖9。　　圖9 times test2的波形仿真　　如圖8所示，秒，10秒，分和10分位都能正常計(jì)數(shù)和進(jìn)位，翻0。　　5.總結(jié)

59、;　　通過這次課程設(shè)計(jì),使我們加深了對VHDL語言和MaxplusII的認(rèn)識，增強(qiáng)了動(dòng)手能力，并培養(yǎng)了我們獨(dú)立思考的習(xí)慣，和樹立了對試驗(yàn)操作和數(shù)據(jù)分析一絲不茍的的態(tài)度。　　下面是試驗(yàn)中碰到的部分問題的解決方法和應(yīng)該注意的事項(xiàng)：　　圖10 cnt10的波形仿真　　進(jìn)行波形仿

60、真時(shí)，要考慮不同的輸入條件所能出現(xiàn)的所有情況。比如說在有使能信號ENA（或者清零信號CLR）的仿真圖要包含信號為‘1’和為‘0’兩種情況下的波形；有二輸入與門（或者非門）這樣器件則要包含輸入信號四種不同組合情況下的四種波形；還有計(jì)數(shù)器，要包含計(jì)滿清零向高位進(jìn)位的波形等。　　如圖10，包含了ENA，CLR分別為‘0’和‘1’時(shí)的波形，還有CQ在時(shí)鐘CLK下降沿計(jì)數(shù)到9后清零并由CARRY_OUT向

61、高位輸出進(jìn)位信號的波形。　　關(guān)于時(shí)鐘信號的設(shè)置。時(shí)鐘信號能設(shè)置的最小周期和Options中的Grid Size來決定，要得到周期為20ns的時(shí)鐘信號，就要把Grid Size設(shè)置為10ns。但是CLK的周期也不是越小越好，因?yàn)槠骷凶钚》磻?yīng)時(shí)間，設(shè)置的周期必須大于器件的反應(yīng)時(shí)間。　　減少不必要的計(jì)算。第一次做Times的波形時(shí)，沒有進(jìn)行分步仿真，直接把C

62、LK信號加在CLKGEN的輸入端開始仿真。結(jié)果半個(gè)多小時(shí)過去了，還只是仿真到8分多。（仿真用的計(jì)算機(jī)CPU為奔騰4 1.7G）要得出59分翻0的波形，估計(jì)要4個(gè)多小時(shí)。所以把CLKGEN去掉，并且分兩步來進(jìn)行波形仿真，計(jì)算量大大減小了，僅幾分鐘就得出了59分翻0的波形。　　參考文獻(xiàn)　　1. 潘松.EDA技術(shù)實(shí)用教程

63、. 成都:電子科技大學(xué)出版社,2000　　2. 李玉山. 電子系統(tǒng)集成設(shè)計(jì)技術(shù). 北京：電子工業(yè)出版社，2001.6.　　3. 李國麗.EDA與數(shù)字系統(tǒng)設(shè)計(jì).北京:機(jī)械工業(yè)出版社,2004　　4. 周彩寶.VHDL語言及其應(yīng)用. 上海:華東計(jì)算機(jī)技術(shù)研究所,1998　　5

64、. 于海生.微型計(jì)算機(jī)控制技術(shù).北京：清華大學(xué)出版社，2006.8　　6. 林紅.周鑫霞.數(shù)字電路與邏輯設(shè)計(jì).北京：清華大學(xué)出版社，2004.8　　7. 譚會(huì)生.張昌凡. EDA技術(shù)及應(yīng)用.西安: 西安電子科技大學(xué)出版社,2001　　8. 朱定華.陳林.電子電路測試與實(shí)驗(yàn). 北京：清華大學(xué)出版社，2005.7&l

眾賞文庫> 全部分類> 畢業(yè)設(shè)計(jì)

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

eda技術(shù)及應(yīng)用課程設(shè)計(jì)--數(shù)字秒表

文檔簡介

溫馨提示

最新文檔

評論

eda技術(shù)及應(yīng)用課程設(shè)計(jì)--數(shù)字秒表

文檔簡介

溫馨提示

最新文檔

評論

免費(fèi)下載