相位測量技術(shù)畢業(yè)設(shè)計

1、<p><b>　　目 錄</b></p><p><b>　　摘 要2</b></p><p>　　1 引 言4</p><p>　　1.1相位測量的應(yīng)用4</p><p>　　1.2 相位測量技術(shù)的歷史和現(xiàn)狀5</p><p>　　1.3

2、 鑒相型系統(tǒng)的工作原理6</p><p>　　1.4 相位測量的各種方法及其基本原理6</p><p>　　1.5 相位測量誤差的產(chǎn)生7</p><p>　　2 光電編碼器測量原理及應(yīng)用8</p><p>　　2.1 光電編碼器分類8</p><p>　　2.2 光電編碼器原理及應(yīng)用10</p>

3、<p>　　2.2.1 光柵測量原理10</p><p>　　2.2.2 辨向原理12</p><p>　　2.2.3 細(xì)分技術(shù)13</p><p>　　2.2.4 本設(shè)計對光電編碼器的要求13</p><p>　　3 CPLD及vhdl語言14</p><p>　　3.1 CPLD和VHDL語

4、言簡介14</p><p>　　3.1.1 CPLD14</p><p>　　3.1.2 VHDL語言16</p><p>　　3.2 VHDL開發(fā)環(huán)境17</p><p>　　4 四倍頻細(xì)分法測相位的vhdl語言實現(xiàn)18</p><p>　　4.1 測量原理及方案18</p><p&g

5、t;　　4.2具體實現(xiàn)過程19</p><p>　　4.2.1 四倍頻的實現(xiàn)19</p><p>　　4.2.2 鑒向的原理及實現(xiàn)22</p><p>　　4.3 vhdl語言程序設(shè)計22</p><p>　　4.4結(jié)果分析24</p><p>　　4.4.1 編譯仿真24</p><p

6、>　　4.4.2 比較分析26</p><p>　　4.4.3 誤差分析26</p><p>　　5 總 結(jié)27</p><p><b>　　致 謝28</b></p><p><b>　　參考文獻(xiàn)29</b></p><p><b>　

7、　附 錄30</b></p><p><b>　　摘 要</b></p><p>　　利用CPLD和VHDL語言的相位精確測量，相位測量在很多測量系統(tǒng)中占有重要的位置，采用光電編碼器可以精確地完成這項工作。</p><p>　　光電編碼器是一種可以傳遞位置信息的傳感器，它利用光柵衍射原理實現(xiàn)位移—數(shù)字變換。當(dāng)編碼器轉(zhuǎn)軸

8、旋轉(zhuǎn)時，有相應(yīng)的脈沖輸出，編碼器軸轉(zhuǎn)一圈會輸出固定的脈沖，脈沖數(shù)由編碼器光柵的線數(shù)決定。當(dāng)需要提高分辨率時，可利用 90 度相位差的 A、B 兩路信號進(jìn)行倍頻，因此如何處理光電編碼器的信號是一個十分重要的研究內(nèi)容。。</p><p>　　本設(shè)計采用四倍頻細(xì)分法提高系統(tǒng)的分辨力。在相差四分之一莫爾條紋的間距的位置上安裝兩個光電元件，得到兩個相位相差π/2的電信號，然后通過對兩個信號的處理轉(zhuǎn)化為四個計數(shù)脈沖，實現(xiàn)四倍

9、頻細(xì)分。最后將計數(shù)脈沖進(jìn)行計數(shù)，所得的計數(shù)值即為相位偏移量。要求計數(shù)器具有預(yù)置，清零等功能。本課題采用CPLD和VHDL語言進(jìn)行該系統(tǒng)設(shè)計。</p><p>　　關(guān)鍵詞：光電編碼器，CPLD 數(shù)據(jù)采集，計數(shù)器 </p><p><b>　　1 引 言</b></p><p>　　相位測量廣泛應(yīng)用于各個行業(yè)的系統(tǒng)檢測和智能控制中。比如機(jī)床的

10、精確定位，機(jī)器人關(guān)節(jié)的位置感應(yīng)都需要精確的相位測量。在現(xiàn)代工業(yè)、科學(xué)研究、自動控制、工程技術(shù)以及國防建設(shè)中,精確的相位測量和校準(zhǔn)有著重要的地位和廣泛的應(yīng)用。</p><p>　　相位的定義是同一頻率的二信號之間的時間差。如圖１-1所示：</p><p>　　圖1-1 正弦信號間的時間關(guān)系</p><p>　　1.1相位測量的應(yīng)用</p><p&g

11、t;　　相位的測量通常是指兩個同頻率信號之間相位差。相位計是一種應(yīng)用非常廣泛的電子測量儀器。</p><p>　　隨著科學(xué)技術(shù)的發(fā)展，相位測量技術(shù)的應(yīng)用己深入到各個領(lǐng)域，包括電力、機(jī)械、航空航天、醫(yī)療、化工等。正確使用相位測量技術(shù)可以解決電氣、電子及其它非電量測量的許多問題。例如：</p><p>　?。?）測量網(wǎng)絡(luò)的傳輸特性。只要測出幅頻特性及相位特性，就可了解網(wǎng)絡(luò)的全部傳輸特性。<

12、;/p><p>　?。?）測量諧振頻率。根據(jù)諧振時其相位移為零特性即可求出其諧振頻率。</p><p>　?。?）測量時延特性。通過測量被測網(wǎng)絡(luò)的相位，可得到被測網(wǎng)絡(luò)的相時延、頻率特性及群時延頻率特性。</p><p>　?。?）測量和校正伺服系統(tǒng)。</p><p>　　相位測量技術(shù)經(jīng)常應(yīng)用于光電伺服控制中。光電伺服控制技術(shù)經(jīng)歷了交磁電機(jī)擴(kuò)大機(jī)系

13、統(tǒng)、磁放大器控制、晶體管控制、集成電路控制、計算機(jī)控制的發(fā)展過程，至今已進(jìn)入了一個全新的時期，其主要標(biāo)志為智能功率集成電路和數(shù)字信號處理器的出現(xiàn)，使得伺服系統(tǒng)模塊化和全數(shù)字化容易實現(xiàn)，長期以來建立在現(xiàn)代控制理論或其它一些復(fù)雜控制算法基礎(chǔ)上的控制原理得以快速在線計算及進(jìn)行對系統(tǒng)的優(yōu)化處理。在伺服系統(tǒng)的設(shè)計中，在實時性允許的前提下，一般來說，總是盡可能的用軟件資源代替硬件資源，以降低成本，簡化硬件系統(tǒng)結(jié)構(gòu)，提高系統(tǒng)的性價比，因此，采用CPL

14、D是一個不錯的選擇。</p><p>　　1.2 相位測量技術(shù)的歷史和現(xiàn)狀</p><p>　　相位測量技術(shù)的研究由來己久，最早的研究和應(yīng)用是在數(shù)學(xué)的矢量分析和物理學(xué)的圓周運(yùn)動以及振動學(xué)方面，隨之在電氣及電力方面也相應(yīng)得到重視和發(fā)展。隨著電子技術(shù)和計算機(jī)技術(shù)的發(fā)展，相位測量技術(shù)得到了迅速的發(fā)展，相位測量儀器已系列化和商品化，廣泛應(yīng)用于測量RC、LC網(wǎng)絡(luò)、放大器相頻特性以及依靠信號相位傳遞信

15、息等方面的電子設(shè)備。現(xiàn)代相位測量技術(shù)的發(fā)展可分為3個階段：</p><p>　?。?）是在早期采用的諸如李沙育法、阻抗法、和差法、三電壓法等，這些測量方法通常采用比對法和平衡法，雖然方法簡單，但測量精度較低。</p><p>　?。?）是利用數(shù)字專用電路、微處理器等來構(gòu)成測試系統(tǒng)，使測量精度得以大大提高。</p><p>　?。?）是充分利用計算機(jī)及智能化測量技術(shù)，

16、如在美國等發(fā)達(dá)國家采用了LABVIEW虛擬儀器來構(gòu)成測試系統(tǒng)，從而大大簡化設(shè)計程序，增強(qiáng)功能，使得相應(yīng)的產(chǎn)品精度更高、功能更全。同時隨著各種新的算法、測量手段和新的設(shè)計方法和器件出現(xiàn)，相位測量技術(shù)也孕育著改進(jìn)和突破的新機(jī)。</p><p>　　在相位測量技術(shù)方面，美國一直處于領(lǐng)先地位，主要的研究機(jī)構(gòu)及公司有NBS、HP、WD.YU公司及DRJWET2實驗室。俄羅斯在此領(lǐng)域也具有較高的水平。商品化的通用相位計的水平

17、為低頻段uHz數(shù)量級，最高頻率可達(dá)100GHz. 相位分辨率可達(dá)0.0010，相位測量范圍為360度，-180度—180度，少數(shù)可達(dá)720度。</p><p>　　隨著電子技術(shù)的迅速發(fā)展，國外從60年代后期開始設(shè)計和制造低頻相位計，并開始用于工頻相位的測量。在國內(nèi)，60和70年代是相位測量研究的黃金時代，有眾多的研究所、工廠及其它行業(yè)部門均進(jìn)行了相位測量技術(shù)的研究并取得了一定的成果。1964年我國第一臺相位測量儀

18、器US2型交流相位差計問世，其極限誤差為30度。1979年12月國家計量總局正式批準(zhǔn)進(jìn)行相位量值傳遞。從80年代開始，將微處理機(jī)廣泛地用于各個技術(shù)領(lǐng)域，多種型號的電子相位計投入市場，取代了以往的相位計。在70年代中期以后，由于資金、技術(shù)、管理、市場等因素的原因，國內(nèi)相位測量技術(shù)的發(fā)展進(jìn)入了低潮，研究相位測量的單位和科技人員越來越少。目前，國內(nèi)生產(chǎn)商品化相位計的主要廠家僅有兩三家，而且型號少。總的說來，我國的相位測量技術(shù)與先進(jìn)國家相比尚有

19、較大的差距，主要體現(xiàn)在產(chǎn)品品種較少，配套產(chǎn)品少；產(chǎn)品測試功能單一；儀器精度、數(shù)字化和自動化程度不高；相位計量標(biāo)準(zhǔn)不完備。</p><p>　　目前國外提出了改進(jìn)相位測量精確度的方法，包括有：</p><p>　?。?）采用專用數(shù)字處理芯片，利用正余弦表格及付立葉變換等方法來計算相位差，可大大提高測量精度。</p><p>　?。?）采用新器件及設(shè)計方法提高相位測量精

20、度及展寬工作頻率范圍。</p><p>　?。?）采用新的算法來進(jìn)行相位測試。</p><p>　?。?）采用高精度相位測量設(shè)備，得到相位輸出信號(可精確到0.0010)，利用橋路與輸入信號相位進(jìn)行比較，從而測出相位差。</p><p>　　現(xiàn)代電子測量儀器與智能測量技術(shù)、計算機(jī)技術(shù)緊緊結(jié)合在一起，每一次計算機(jī)技術(shù)和電子技術(shù)的革命都帶來電子測量儀器的革命。因此，只有

21、不斷的采用新技術(shù)和新方法，才能使相位計的性能和精度得以不斷的提高。</p><p>　　1.3 鑒相型系統(tǒng)的工作原理</p><p>　　在鑒相型系統(tǒng)中，激磁電壓是頻率、幅值相同，相位差為 π/2的交變電壓： </p><p>　　Us = Um sinωt </p><p>　　Uc = Um cosωt </p&g

22、t;<p>　　則： Uo =Uos +Uoc</p><p>　　=KUscosθ1－KUcsinθ1 </p><p>　　= KUm sinωt cosθ1－KUmcosωt sinθ1 </p><p>　　= K Um sin（ωt －θ1）</p><p>　　結(jié)論：只要能測出Uo與Us相位差θ1，就可求得相對位移

23、量X。</p><p>　　1.4 相位測量的各種方法及其基本原理</p><p>　　相位測量方法很多：大致可分為模擬方法和數(shù)字方法兩類。</p><p>　　模擬方法(如矢量法、相乘器法、二極管鑒相法等)是先對多個相位差脈沖進(jìn)行積分，然后計算這多個相位差脈沖的寬度，再取平均值求相位，這種方法有一定精度，但是電路復(fù)雜，而且對元器件要求很高。</p>

24、<p>　　而數(shù)字方法具有精度高、速度快、頻帶寬和便于實時測量和實現(xiàn)測量的自動化、智能化等特點，因此相位測量技術(shù)逐漸向數(shù)字化發(fā)展。下面分述常見各種相位測量方法。</p><p>　?。?）直接示波器測量法</p><p>　　主要有比較法和橢圓法(李沙育圖形法)</p><p>　?。?）相位差轉(zhuǎn)換為時間間隔進(jìn)行測量</p><p>

25、;　　其基本思想是將被測信號過零點時間差Δt與周期T應(yīng)用模擬或數(shù)字(計數(shù))方法加以測量，找出導(dǎo)關(guān)系，由電表或顯示屏直接顯示出被測信號相位差。</p><p><b>　　（3）過零鑒相法</b></p><p>　　又分單向過零鑒相和雙向過零鑒相</p><p>　　單向過零就是在信號的一個周期限內(nèi)只用一個過零點(如正向過零或負(fù)向過零)來檢測信

26、號相位，此方法由于測量誤差較大而被雙向過零法和中心測距法取代。雙向過零技術(shù)是指每個周期的兩個過零點均用于測量相位，這種測相方法是最后來用前后過零值平均的方法。分析表明，由于通過前后沿引起的隨機(jī)誤差具有雙方向性，即正、負(fù)過零點引起的誤差大小相等，方向相反，使得誤差得以明顯減小。</p><p>　　（4）用頻率計數(shù)器進(jìn)行測量相位：</p><p>　　使用頻率計數(shù)器測量相位實際上是通過測量信

27、號A、B之間的時間間隔Δt=tA-tB和信號的周期T，并以此為基礎(chǔ)計算相位值而實現(xiàn)的。 </p><p>　　(式中:f為被測信號頻率) (1-1)</p><p>　　1.5 相位測量誤差的產(chǎn)生</p><p>　　相位測量的不確定度會受到很多因素影響：目前，國內(nèi)的相位計，由于測量方法引入的誤差及干擾，大大影響了測量精確度，

28、因此對相位誤差的研究，具有較大的意義。 相位計電路引入的誤差主要包括以下幾種：</p><p>　　（1）標(biāo)準(zhǔn)頻率誤差和計數(shù)器的誤差。</p><p>　?。?）相位計輸入電路及接口引入的誤差。如輸入引線及輸入電阻、電容的分布電容引入的相位誤差。</p><p>　?。?）信號的形成誤差。如信號周期不均勻，信號中含有干擾信號或由于波形畸變產(chǎn)生諧波引入的誤差，此類誤差

29、廣泛存在于種相位計中。由于各種因素的影響，使得信號包括了基形信號、諧波信號、噪聲、直流電平等，從而對相位測量精度產(chǎn)生了較大的影響。</p><p>　　（4）過零比較器檢測引入的誤差。目前大多數(shù)相位計均采用過零比較器轉(zhuǎn)變成矩形波的方法測量相位，則測量信號幅度(斜率)的改變，門坎電平不同等而引起過零點的改變就會引入誤差。</p><p>　　( 5 ) 其他誤差。主要包括： a.基本誤差。當(dāng)

30、兩路信號電平相等時，由于相位計兩路信號處理通道不平衡引入的誤差 b.當(dāng)兩路信號電平不相等時而引入的附加相位誤差c.兩通道由于隔離不足而引起的交叉穩(wěn)合和非線性引入的誤差。d.工頻干擾引入的誤差 e.正弦信號整形成方波造成的誤差。</p><p>　　為了克服以往相位測量的缺點，迫切需要找到一種更好的相位測量方法論，本設(shè)計在綜合以往相位測量方法優(yōu)缺點的基礎(chǔ)上，研究一種更效更精確的相位測量技術(shù)。其原理是通過光電編碼器為

31、傳感器，通過細(xì)分原理和四倍頻技術(shù)來實現(xiàn)相位的精確測量。</p><p>　　2 光電編碼器測量原理及應(yīng)用</p><p>　　光電編碼器是一種可以傳遞位置信息的傳感器，通過光電編碼器我們可以比較準(zhǔn)確的知道機(jī)器人行走的距離和轉(zhuǎn)彎角度，它是一個紅外發(fā)射接收模塊，經(jīng)常與碼盤配合使用。它是一種集光、機(jī)、電為一體的數(shù)字化檢測裝置。在精密定位、速度、長度、加速度、振動等方面得到廣泛的應(yīng)用，它具有分辨率

32、高、精度高、結(jié)構(gòu)簡單、體積小、使用可靠、易于維護(hù)、性價比高等優(yōu)點。近10幾年來，發(fā)展為一種成熟的多規(guī)格、高性能的系列工業(yè)化產(chǎn)品，在數(shù)控機(jī)床、機(jī)器人、雷達(dá)、光電經(jīng)緯儀、地面指揮儀、高精度閉環(huán)調(diào)速系統(tǒng)、伺服系統(tǒng)等諸多領(lǐng)域中得到了廣泛的應(yīng)用，在國內(nèi)外受到重視和推廣。在本設(shè)計中起了重要的作用。</p><p>　　2.1 光電編碼器分類</p><p>　　表2-1 光電編碼器分類</p&

33、gt;<p><b>　　增量式編碼器特點：</b></p><p>　　增量式編碼器轉(zhuǎn)軸旋轉(zhuǎn)時，有相應(yīng)的脈沖輸出，其計數(shù)起點任意設(shè)定，可實現(xiàn)多圈無限累加和測量。編碼器軸轉(zhuǎn)一圈會輸出固定的脈沖，脈沖數(shù)由編碼器光柵的線數(shù)決定。需要提高分辨率時，可利用 90 度相位差的 A、B 兩路信號進(jìn)行倍頻或更換高分辨率編碼器。其結(jié)構(gòu)如下：</p><p>　　圖2-1

34、 增量式編碼器結(jié)構(gòu)圖</p><p><b>　　絕對式編碼器特點：</b></p><p>　　絕對式光電編碼器可有若干編碼，根據(jù)讀出碼盤上的編碼，檢測絕對位置。它精度高、慣量小、穩(wěn)定性好,能夠直接輸出數(shù)字量形式的絕對位置信息,與控制單元的連接簡單方便,已成為中小功率伺服系統(tǒng)使用的主流位置反饋。這種編碼器的特點是不要計數(shù)器，在轉(zhuǎn)軸的任意位置都可以讀出一個固定的與位置

35、相對應(yīng)的數(shù)字碼。絕對式編碼器有與位置相對應(yīng)的代碼輸出，通常為二進(jìn)制碼或 BCD 碼進(jìn)行光電轉(zhuǎn)換的。從代碼數(shù)大小的變化可以判別正反方向和位移所處的位置，絕對零位代碼還可以用于停電位置記憶。絕對式編碼器的測量范圍常規(guī)為 0—360 度。</p><p>　　增量式碼盤通常刻兩個碼道,每道對應(yīng)于一個光電接收元件,兩道有相同數(shù)目的等間隔光柵線,兩道之間空間相差90°(即1/ 4 d , d 為光柵線間距) 以實

36、現(xiàn)四倍頻輸出。絕對式碼盤對圓周上連續(xù)的確定位置進(jìn)行編碼,位置不同編碼不同。普通絕對式碼盤的碼道數(shù)與其二進(jìn)制位數(shù)(即碼盤的位置分辨率。分辨率越高,可能達(dá)到的精度也越高) 相同,每道對應(yīng)于一個光電接收元件。圖2-2給出了普通增量式碼盤的圖形</p><p>　　圖2-2 普通增量式碼盤</p><p>　　2.2 光電編碼器原理及應(yīng)用</p><p>　　光電編碼器是利

37、用光柵衍射原理實現(xiàn)位移—數(shù)字變換的。</p><p>　　2.2.1 光柵測量原理</p><p>　　光柵是在基體上刻有均勻分布條紋的光學(xué)元件。用于位移測量的光柵稱為計量光柵。光柵主要由標(biāo)尺光柵、指示光柵、光路系統(tǒng)和光電元件等組成。標(biāo)尺光柵的有效長度即為測量范圍。必要時，標(biāo)尺光柵還可接長。指示光柵比標(biāo)尺光柵短得多，但兩者刻有同樣?xùn)啪唷?</p><p>　　在玻璃

38、的表面上制成的透明與不透明間隔相等的線紋，稱為透射光柵；在金屬鏡面上制成的全反射與漫反射間隔相等的線紋，稱為反射光柵，也可以把線紋做成具有一定角度的衍射光柵。前者使光線通過光柵后產(chǎn)生明暗條紋，后者反射光線并使之產(chǎn)生明暗條紋。測量位移的光柵稱為長光柵，測量角位移的光柵稱為圓形光柵。在長光柵中，若a為刻線寬度，b為縫隙寬度，則W＝a+b稱為光柵的柵距(也稱光柵常數(shù))。通常a＝b，或a:b＝1.1:0.9。線紋密度一般為每毫米100、50、2

39、5和10線。有些柵距達(dá)1～2mm，但很少用。 ......使用時兩光柵相互重疊，兩者之間有微小的空隙d（取d＝W 2/λ，λ為有效光波長），使其中一片固定，另一片隨著被測物體移動，即可實現(xiàn)位移測量。光柵式位移傳感器具有分辨力高(可達(dá)1μm或更小)、測量范圍大（幾乎不受限制）、動態(tài)范圍寬等優(yōu)點，且易于實現(xiàn)數(shù)字化測量和自動控制，是數(shù)控機(jī)床和精密測量中應(yīng)用較廣的檢測元件。其缺點是對使用環(huán)境要求較高，在現(xiàn)場使用時要求密封，以防止油污、灰塵、鐵

40、屑等的污染。 .... 當(dāng)指示光柵和標(biāo)尺光柵的線紋以一個微小的夾角相交時，由于擋光效應(yīng)(當(dāng)線紋密度≤50條/mm</p><p>　　圖2-3　莫爾條紋的生成</p><p>　　莫爾條紋有如下的重要特征： 。。（1）莫爾條紋由光柵的大量刻線共同形成，對線紋的刻劃誤差有平均抵消作用，能在很大程度上消除短周期誤差的影響。 。。（2）在兩光柵沿刻線的垂直方向作相對移動時，莫爾條紋在刻線方

41、向移動。兩光柵相對移動一個柵距W，莫爾條紋也 同步移動一個間距BH，固定點上的光強(qiáng)則變化一周。而且在光柵反向移動時，莫爾條紋移動方向也隨之反向。 。。（3）莫爾條紋的間距與兩光柵線紋夾角θ之間的關(guān)系為   (2-1)</p><p>　　式中BH——莫爾條紋的間距； W——光柵柵距； </p>

42、;<p>　　θ——兩光柵刻線間的夾角(rad)。 </p><p>　　從上式可知，當(dāng)W一定時，θ越小，則BＨ越大。這相當(dāng)于把柵距放大了1/θ倍，提高了測量的靈敏度。一般夾角θ很小，W可以做到約0.01mm，而BＨ可以做到6～8mm。采用特殊電子線路可以區(qū)分出BＨ/4的大小，因此可以分辨出W/4的位移量。例如W=0.01mm的光柵可以分辨0.0025mm的位移量。 </p><

43、p>　　... 若用光電元件接收莫爾條紋移動時光強(qiáng)的變化，則光信號被轉(zhuǎn)換為電信號(電壓或電流)輸出。輸出電壓信號的幅值為光柵位移量x的函數(shù)，即 ：</p><p>　　(2-2) </p><p>　　上式中u0——輸出信號中的直流分量；</p><p>　　Um——輸出正弦信號的幅值； x——兩光柵間的瞬時相對位移。</

44、p><p>　　..將該電壓信號放大、整形使其變?yōu)榉讲?，?jīng)微分電路轉(zhuǎn)換成脈沖信號，再經(jīng)過辨向電路和可逆計數(shù)器計數(shù)，則可在顯示器上以數(shù)字形式實時地顯示出位移量的大小。位移量為脈沖數(shù)與柵距的乘積。當(dāng)柵距為單位長度時，所顯示的脈沖數(shù)則直接表示出位移量的大小。 　</p><p>　　2.2.2 辨向原理</p><p>　　在一固定點觀察時，無論可動光柵片是向左或向右移動，莫

45、爾條紋同樣都是作明暗交替的變化，后面的數(shù)字電路都將發(fā)生同樣的計數(shù)脈沖，從而無法判別光柵移動的方向，也不能正確測量出有往復(fù)移動時位移的大小。因而必須在測量電路中加人辨向電路。 ... .在圖2-4辨向邏輯原理中，兩個相隔1/4莫爾條紋間距的光電元件，將各自得到相差π/2的電信號u1和u2。它們經(jīng)整形轉(zhuǎn)換成兩個方波信號u1′和u2′。從圖中波形的對應(yīng)關(guān)系可看出，當(dāng)光柵沿A方向移動時，u1經(jīng)微分電路后產(chǎn)生的脈沖（圖中充填的脈沖）正好發(fā)生在

46、u2′處于“l(fā)”電平時，從而經(jīng) Yl 輸出一個計數(shù)脈沖；而u1′經(jīng)反相并微分后產(chǎn)生的脈沖（圖中未充填的脈沖）則與u2′的“0”電平相遇，與門Y2被阻塞，沒有脈沖輸出。當(dāng)光柵沿方向移動時，u1′的微分脈沖發(fā)生在u2′為“0”電平時，與門Y1無脈沖輸出；而u1′的反相微分脈沖則發(fā)生在u2′的“1”電平時，與門Y2輸出一個計數(shù)脈沖。u2′的電平狀態(tài)實際上是與門的控制信號，移動方向不同，u1′所產(chǎn)生的計數(shù)脈沖的輸出路線也不同。于是可以根據(jù)運(yùn)動方

47、向正確地給出加計數(shù)脈沖或減計數(shù)脈沖，再將其輸入可逆計數(shù)器，即可實時顯</p><p>　　圖2-4 辨向邏輯原理圖 </p><p>　　2.2.3 細(xì)分技術(shù)</p><p>　　。 細(xì)分技術(shù)是在莫爾條紋信號變化的一個周期內(nèi)，給出若干個計數(shù)脈沖來減小脈沖當(dāng)量的方法。細(xì)分方法有機(jī)械細(xì)分和電子細(xì)分兩類。若以移過的莫爾條紋的數(shù)來確定位移量，其分辨力為光柵柵距。為了提高分

48、辨力和測得比柵距更小的位移量，可采用細(xì)分技術(shù)。電子細(xì)分法中較常用的是四倍頻細(xì)分法。在辨向原理中已知，在相差 BH/4 位置上安裝兩個光電元件，得到兩個相位相差π/2的電信號。若將這兩個信號反相就可以得到四個依次相差π/2 的信號，從而可以在移動一個柵距的周期內(nèi)得到四個計數(shù)脈沖，實現(xiàn)四倍頻細(xì)分。也可以在相差BH/4 位置上安放四只光電元件來實現(xiàn)四倍頻細(xì)分。這種方法不可能得到高的細(xì)分?jǐn)?shù)，因為在一個莫爾條紋的間距內(nèi)不可能安裝更多的光電元件。但

49、它有一個優(yōu)點，就是對莫爾條紋產(chǎn)生的信號波形沒有嚴(yán)格要求。</p><p>　　2.2.4 本設(shè)計對光電編碼器的要求</p><p>　　增量式碼盤是根據(jù)軸所轉(zhuǎn)過的角度，輸出一系列脈沖，并通過計數(shù)電路，對脈沖進(jìn)行累計計數(shù)，得到相對角位移。由于單個絕對碼盤的角位移的測量范圍僅為0°～360°，需多個碼盤才能測量大于360°的角位移，從而提高了系統(tǒng)的價格和復(fù)雜程度；

50、而增量式碼盤轉(zhuǎn)角測量范圍只受計數(shù)電路的位數(shù)限制，結(jié)構(gòu)簡單，價格較低，因此得到廣泛應(yīng)用。而絕對式碼盤在任意位置都可給出與位置相對應(yīng)的數(shù)字轉(zhuǎn)角輸出量，不存在四倍頻的問題。本設(shè)計提到的光電碼盤，都是指增量式碼盤。</p><p>　　3 CPLD及vhdl語言</p><p>　　3.1 CPLD和VHDL語言簡介</p><p>　　3.1.1 CPLD</p&g

51、t;<p>　　CPLD（Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）是在PAL、GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來的。同以往的PAL、GAL相比較，CPLD的規(guī)模比較大，適合于時序、組合等邏輯電路應(yīng)用場合，它可以替代幾十甚至上百塊通用IC芯片，這樣的CPLD實際上就是一個子系統(tǒng)部件。由于它具有集成度高、速度快、開發(fā)周期短、費(fèi)用低、用戶可定義功能及可重復(fù)編程和擦寫等許多優(yōu)點，其應(yīng)

52、用領(lǐng)域不斷擴(kuò)大。這些器件的靈活性和通用性使得它們已成為研制和開發(fā)復(fù)雜數(shù)字系統(tǒng)的理想選擇。其結(jié)構(gòu)圖如下：</p><p>　?。?）CPLD的發(fā)展歷程</p><p>　　由于數(shù)字集成電路廣泛應(yīng)用的社會，因此數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)

53、的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC)芯片，而且希望ASIC 的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC 芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。 </p><p>　　這一階段的產(chǎn)品主要有PAL(可編程陣

54、列邏輯)和GAL(通用陣列邏輯)。 PAL 由一個可編程的“與”平面和一個固定的“或”平面構(gòu)成，或門的輸．出可以通過觸發(fā)器有選擇地被置為寄存狀態(tài)。 PAL器件是現(xiàn)場可編程的，它的實現(xiàn)工藝有反熔絲技術(shù)、EPROM 技術(shù)和EEPROM 技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列(PLA)，它也由一個“與”平面和一個“或”平面構(gòu)成，但是這兩個平面的連接關(guān)系是可編程的。 PLA 器件既有現(xiàn)場可編程的，也有掩膜可編程的。在PAL 的基礎(chǔ)

55、上，又發(fā)展了一種通用陣列邏輯GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了 EEPROM工藝，實現(xiàn)了電可按除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計具有很強(qiáng)的靈活性，至今仍有許多人使用。 這些早期的PLD 器件的一個共同特點是可以實現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使它們只能實現(xiàn)規(guī)模較小的電路。 </p><p>　　為了彌補(bǔ)這一缺

56、陷，20 世紀(jì) 80 年代中期。 Altera 和Xilinx 分別推出了類似于PAL 結(jié)構(gòu)的擴(kuò)展型 CPLD(Complex Programmab1e Logic Dvice)和與標(biāo)準(zhǔn)門陣列類似的 FPGA(Field Programmable Gate Array)，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點。 這兩種器件兼容了PLD 和通用門陣列的優(yōu)點，可實現(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其它 ASI

57、C(Application Specific IC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用門陣列、PLD 和中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用FPGA 和CPLD 器件。</p><p>　?。?）CPLD的特點：</p><p&

58、gt;　　單片機(jī)在時序和延遲方面優(yōu)于FPGA/CPLD，但在速度、芯片容和數(shù)字邏輯方面不及FPGA/PLD。 CPLD 能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡單的 74 電路，都可以用 CPLD 來實現(xiàn)。</p><p>　　單片機(jī)在時序和延遲方面優(yōu)于FPGA/CPLD，但在速度、芯片容和數(shù)字邏輯方面不及FPGA/PLD。 CPLD 能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡單的 74 電路，

59、都可以用 CPLD 來實現(xiàn)。</p><p>　　CPLD 如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語言自由的設(shè)計一個數(shù)字系統(tǒng)。通過軟件仿真，我們可以事先驗證設(shè)計的正確性。</p><p>　　在PCB 完成以后，還可以利用CPLD的在線修改能力，隨時修改設(shè)計而不必改動硬件電路。使用CPLD 來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減少PCB 面積，提高系統(tǒng)的

60、可靠性。</p><p>　　CPLD的這些優(yōu)點使得CPLD技術(shù)在90年代以后得到飛速的發(fā)展，同時也大大推動了EDA 軟件和硬件描述語言（HDL)的進(jìn)步。目前有多家公司生產(chǎn)CPLD/FPGA，最大的三家是：Altera ,Xilinx, Lattice。 </p><p>　　3.1.2 VHDL語言</p><p>　　隨著EDA 技術(shù)的發(fā)展，使用硬件語言設(shè)計P

61、LD/FPGA 成為一種趨勢。目前最主要的硬件描述語言是VHDL 和Verilog HDL。 VHDL發(fā)展的較早，語法嚴(yán)格，而 Verilog HDL 是在C 語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言,語法較自由。 VHDL 和Verilog HDL 兩者相比，VHDL 的書寫規(guī)則比Verilog 煩瑣一些，但verilog 自由的語法也容易讓少數(shù)初學(xué)者出錯。</p><p>　　VHDL語言是美國國防部在1981

62、年提出了一種新的HDL，全稱為VHSIC Hardware Description Language，VHDL的主要優(yōu)點是：</p><p>　?。?） 功能強(qiáng)大.設(shè)計靈活</p><p>　　（2）強(qiáng)大的系統(tǒng)硬件描述能力</p><p><b>　?。?） 移植能力強(qiáng)</b></p><p>　?。?）VHDL語法規(guī)范

63、 標(biāo)準(zhǔn)，易于共享與復(fù)用</p><p>　　（5）支持廣泛易于修改</p><p><b>　?。?）與工藝無關(guān)</b></p><p>　?。?） 易于ASIC移植</p><p>　?。?）上市時間短，成本低</p><p>　　在使用VHDL/VerilogHD 語言設(shè)計之前，有必要先了解整

64、體VHDL/VerilogHD 語言的設(shè)計完整流程為：</p><p>　?。?）文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL 編輯環(huán)境。通常VHDL文件保存為.vhd 文件，Verilog 文件保存為.v 文件 </p><p>　?。?）功能仿真：將文件調(diào)入 HDL 仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對簡單的設(shè)計可以跳過這一步，只在布線完成以后，進(jìn)行

65、時序仿真） </p><p>　?。?）邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡的布爾表達(dá)式和信號的連接關(guān)系。邏輯綜合軟件會生成.edf（edif）的EDA 工業(yè)標(biāo)準(zhǔn)文件。 </p><p>　?。?）布局布線：將.edf 文件調(diào)入PLD 廠家提供的軟件中進(jìn)行布線，即把設(shè)計好的邏輯安放到PLD/FPGA 內(nèi)。 </p><p>　?。?）時序仿

66、真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗證電路的時序。 </p><p>　?。?）編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中。</p><p>　　VHDL 與原理圖輸入法的關(guān)系：</p><p>　　VHDL和傳統(tǒng)的原理圖輸入方法的關(guān)系就好比是高級語言和匯編語言的關(guān)系。VHDL 的可移植性好，使用方便，但效率不如原理圖；原理圖輸入的可控性好，效率高

67、，比較直觀，但設(shè)計大規(guī)模 CPLD/FPGA時顯得很煩瑣，移植性差。在真正的PLD/FPGA 設(shè)計中，通常建議采用原理圖和VHDL 結(jié)合的方法來設(shè)計，適合用原理圖的地方就用原理圖，適合用VHDL 的地方就用VHDL，并沒有強(qiáng)制的規(guī)定。在最短的時間內(nèi)，用自己最熟悉的工具設(shè)計出高效，穩(wěn)定，符合設(shè)計要求的電路才是我們的最終目的。 </p><p>　　3.2 VHDL開發(fā)環(huán)境</p><p>

68、　　本設(shè)計通過vhdl語言編程，實現(xiàn)對光電編碼器輸出信號的處理，以達(dá)到相位測量的目的。</p><p>　　開發(fā)環(huán)境采用Altera公司的Quartus 6.0為Altera公司的專門開發(fā)平臺，它包括設(shè)計輸入、編譯、仿真、延遲分析，器件編程等功能。該平臺使用方便，允許用戶用原理圖、VHDL語言、波形圖等多種輸入方法進(jìn)行設(shè)計。</p><p>　　4 四倍頻細(xì)分法測相位的vhdl語言實現(xiàn)&l

69、t;/p><p>　　4.1 測量原理及方案</p><p>　　光柵尺是通過對信號變化周期的測量來測出動就與定就職相對位移。它輸出的是電信號，動尺移動一個柵距，輸出電信號便變化一個周期。目前使用的光柵尺的輸出信號一般有兩種形式，一是相位角相差90度的2路方波信號，二是相位依次相差90度的4路正弦信號。這些信號的空間位置周期為W。輸出方波的光柵尺有A相、B相和Z相三個電信號，A相信號為主信號，

70、B相為副信號，兩個信號周期相同，均為W，相位差90度。Z信號可以作為較準(zhǔn)信號以消除累積誤差。</p><p>　　以下是光電碼盤的典型輸出為兩個相位差為90°的方波信號（A和B）的形式。以及零位脈沖信號Z。如圖4-1；</p><p>　　圖4-1　光電編碼器輸出信號</p><p>　　其中，A、B兩相信號的脈沖數(shù)標(biāo)志碼盤軸所轉(zhuǎn)過的角度，A、B之間的相位

71、關(guān)系標(biāo)志碼盤的轉(zhuǎn)向，即當(dāng)A相超前B相90°時，標(biāo)志碼盤正轉(zhuǎn)，當(dāng)B相超前A相90°時，碼盤反轉(zhuǎn)。 如下圖4-2所示：</p><p>　　圖4-2 光電編碼器相位關(guān)系</p><p>　　用光電編碼器測量位移 ,準(zhǔn)確無誤的計數(shù)起著決定性作用。由于在位置控制系統(tǒng)中 ,電機(jī)既可以正轉(zhuǎn) ,又可以反轉(zhuǎn),所以要求計數(shù)器既能實現(xiàn)加計數(shù) ,又能實現(xiàn)減計數(shù)。相應(yīng)的計數(shù)方法可以用軟件實現(xiàn)

72、,也可以用硬件實現(xiàn)。使用軟件方式對光電編碼器的脈沖進(jìn)行方向判別和計數(shù)降低了系統(tǒng)控制的實時性 ,尤其當(dāng)使用光電編碼器的數(shù)量較多時 ,且其可靠性也不及硬件電路。但其外圍電路比較簡單 ,所以在計數(shù)頻率不高的情況下 ,使用軟件計數(shù)仍有一定的優(yōu)勢。</p><p>　　由于碼盤尺寸、光柵刻劃精度、光電接收元件尺寸及信號處理精度的限制,分辨率、高精度的光電編碼器不可能僅靠光柵線的密度來實現(xiàn),必須采用細(xì)分技術(shù)來提高編碼器的分辨

73、率。</p><p>　　對于每個確定的碼盤，其脈沖周期Ｔ對應(yīng)的碼盤角位移固定為θ，故其量化誤差為θ/2。如果能夠?qū)或B信號四倍頻，則計數(shù)脈沖的周期將減小到T/4，量化誤差下降為θ/8，從而使光電碼盤的角位移測量精度提高4倍。由于伺服系統(tǒng)中的碼盤轉(zhuǎn)速具有不可預(yù)見性，造成脈沖周期Ｔ具有不確定的特點，從而無法使用鎖相環(huán)等常用倍頻方案。在脈沖周期T內(nèi)，A、B兩相信號共產(chǎn)生了四次變化，即t1、t2時刻的上升沿和t3、t

74、4時刻的下降沿。盡管Ｔ不確定，但由于A、B兩方波信號之間相位關(guān)系確定，使這四次變化在相位上平均分布，如果利用這四次變化產(chǎn)生四倍頻信號，則可以實現(xiàn)光電碼盤測量精度的提高。</p><p>　　四倍頻后的碼盤信號，需經(jīng)計數(shù)器計數(shù)后，才能轉(zhuǎn)化為相對位置。計數(shù)過程一般有兩種實現(xiàn)方法：一是由可編程計數(shù)器或微處理器內(nèi)部定時/計數(shù)器實現(xiàn)計數(shù)；二是由可逆計數(shù)器實現(xiàn)對正反向脈沖的計數(shù)。當(dāng)需控制的電機(jī)數(shù)量少時，前一方案附加元件少，結(jié)

75、構(gòu)簡單，較為容易實現(xiàn)。當(dāng)需控制的電機(jī)數(shù)量較多時，則采用后一種方案，利用復(fù)雜可編程邏輯器件（PLD），實現(xiàn)會更為簡單。</p><p>　　本設(shè)計就是重點討論后一種方案，利用VHDL語言編程實現(xiàn)鑒向，四倍頻和計數(shù)器功能。</p><p><b>　　4.2具體實現(xiàn)過程</b></p><p>　　4.2.1 四倍頻的實現(xiàn)</p>&

76、lt;p><b>　?。?）實現(xiàn)方法一：</b></p><p>　　由光電編碼器反饋輸出信號圖的A、B兩相脈沖關(guān)系可以看出：</p><p>　　a.無論編碼器正轉(zhuǎn)還是反轉(zhuǎn)，A、B兩相脈沖在一個周期都有四種狀態(tài)，即00、01、10、11，這樣在每次狀態(tài)變化時都對電機(jī)的反饋脈沖進(jìn)行計數(shù)，在一個周期內(nèi)就有四次計數(shù)，從而實現(xiàn)了電機(jī)計數(shù)的四倍頻；</p>

77、<p>　　b.在編碼器正轉(zhuǎn)時，A、B兩相脈沖變化有以下四種：00→10、10→11、11→01、01→00；電機(jī)反轉(zhuǎn)時，A、B兩相脈沖也有四種變化：00→01、01→11、11→10、10→00。根據(jù)A、B兩相脈沖狀態(tài)變化的關(guān)系就可以得到電機(jī)的轉(zhuǎn)向。</p><p>　　c.編碼器不動時，A、B兩相脈沖沒有變化。這種情況下，不需要對光編碼器的反饋脈沖進(jìn)行四倍頻，方向也保持在原來的值。</p&g

78、t;<p><b>　　其原理圖如下：</b></p><p>　　圖4-3　四倍頻實現(xiàn)原理圖</p><p>　　根據(jù)以上的分析可以寫出相應(yīng)的VHDL程序。</p><p>　　process(M1_A,M1_B,clk,db1)</p><p><b>　　BEGIN</b><

79、;/p><p>　　if (clk'event and clk='1') then</p><p>　　state(1)<=M1_A;</p><p>　　state(0)<=M1_B;</p><p>　　prestate<=state;</p><p>　　if (prest

80、ate="00") and (state="10") then</p><p>　　db1<=db1+"01";</p><p>　　elsif (prestate="10") and (state="11") then</p><p>　　db1<=d

81、b1+"01";</p><p>　　elsif (prestate="11") and (state="01") then</p><p>　　db1<=db1+"01";</p><p>　　elsif (prestate="01") and (stat

82、e="00") then</p><p>　　db1<=db1+"01";</p><p>　　elsif (prestate="00") and (state="01") then</p><p>　　db1<=db1+"01";</p>

83、<p>　　elsif (prestate="01") and (state="11") then</p><p>　　db1<=db1+"01";</p><p>　　elsif (prestate="11") and (state="10") then</p&

84、gt;<p>　　db1<=db1+"01";</p><p>　　elsif (prestate="10") and (state="00") then</p><p>　　db1<=db1+"01";</p><p>　　else db1<=db1;

85、 </p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p>　　END process ;</p><p>　　其中CLK是掃描時鐘，其頻率大于四倍A，B頻率。DB1是四倍頻計數(shù)值。</p><p><b

86、>　?。?）實現(xiàn)方法二：</b></p><p>　　用數(shù)字移相技術(shù)實現(xiàn)四倍頻，原理如下：</p><p>　　如圖所示，原始信號A，B通過移相后得到NA，NB，其中A，B，NA，NB相位依次相差90°，用這四路時鐘信號同時驅(qū)動四個相同的計數(shù)器對待測信號進(jìn)行計數(shù)。四個計數(shù)器的計數(shù)個數(shù)分別為m1、m2、m3和m4。 等效計數(shù)值為M1,M2,M3,M4的和。<

87、/p><p>　　圖4-4　四倍頻實現(xiàn)原理圖</p><p>　　可以看到，這種方法實際等效于將原始計數(shù)時鐘四倍頻，以4f的時鐘頻率對待測信號進(jìn)行計數(shù)測量，從而將測量精度提高到原來的4倍，如果不考慮各路計數(shù)時鐘間的相對延遲時間誤差，其測量的最大誤差將降為原來的四分之一。</p><p>　　VHDL 語言描述如下：</p><p><b&g

88、t;　　begin</b></p><p>　　na<=not a;</p><p>　　nb<=not b;</p><p>　　if (clk'event and clk='1') then</p><p>　　if a='1' then</p><p

89、>　　dbm<=dbm+"00000001"; </p><p><b>　　end if;</b></p><p>　　if b='1' then</p><p>　　dbm<=dbm+"00000001"; </p><p><b&g

90、t;　　end if;</b></p><p>　　if na='1' then</p><p>　　dbm<=dbm+"00000001"; </p><p><b>　　end if;</b></p><p>　　if nb='1' then&

91、lt;/p><p>　　dbm<=dbm+"00000001"; </p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p>　　其中CLK是掃描時鐘，其頻率大于四倍A，B頻率。DBM是四倍頻計數(shù)值。</p&g

92、t;<p>　　4.2.2 鑒向的原理及實現(xiàn)</p><p>　　由于在相位的測量過程中，不但要判斷相位值的大小，還要通過光電編碼器的轉(zhuǎn)動方向，判斷兩路信號相位的超前和滯后。所以要在程序中實現(xiàn)鑒向功能，當(dāng)碼盤正轉(zhuǎn)時，碼盤輸出的A相信號超前B相90°，輸出DIR=1。當(dāng)碼盤反轉(zhuǎn)時，碼盤輸出的A相信號滯后B相90°，輸出DIR=0。</p><p>　　在方法

93、一中，當(dāng)碼盤正轉(zhuǎn)時，A、B兩相脈沖變化有以下四種：00→10、10→11、11→01、01→00，DIR=1。如果每發(fā)生一次變化，計數(shù)器便實現(xiàn)一次加計數(shù)，則一個周期內(nèi)，共可實現(xiàn)四次加計數(shù)，從而實現(xiàn)正轉(zhuǎn)狀態(tài)的四倍頻計數(shù)。</p><p>　　當(dāng)碼盤反轉(zhuǎn)時，A、B兩相脈沖變化如下：00→01、01→11、11→10、10→00，DIR=0。</p><p>　　如果每發(fā)生一次變化，計數(shù)器便實現(xiàn)

94、一次減計數(shù)，則一個周期內(nèi)，共可實現(xiàn)四次減計數(shù)，從而實現(xiàn)反轉(zhuǎn)狀態(tài)的四倍頻計數(shù)。</p><p>　　方法二中，可由如下程序?qū)崿F(xiàn)鑒向功能。</p><p>　　process(a)</p><p><b>　　begin</b></p><p>　　if a'event and a='1' then&

95、lt;/p><p>　　if b='0' then</p><p><b>　　dir<='1';</b></p><p><b>　　else</b></p><p><b>　　dir<='0';</b></p&

96、gt;<p><b>　　end if;</b></p><p><b>　　end if;</b></p><p><b>　　pre<=dir;</b></p><p>　　end process ;</p><p>　　CLK 是掃描時鐘，如果A超前B

97、則DIR=1,反之則DIR=0；</p><p>　　4.3 vhdl語言程序設(shè)計</p><p>　　程序設(shè)計流程圖如下：</p><p>　　圖4-5 程序設(shè)計流程圖</p><p>　　程序設(shè)計的過程是先實現(xiàn)各個子功能，經(jīng)過驗證無誤后，然后將各個子功能整合到一個程序中，再次驗證仿真無誤，才最后獲得通過。</p><p

98、>　　主程序主要由鑒向、四倍頻、計數(shù)、控制四個功能模塊構(gòu)成。</p><p>　　鑒向、四倍頻、計數(shù)，控制的具體關(guān)系如下圖所示，其中A和B分別是電機(jī)輸出的正交編碼脈沖信號，CLK是比A、B兩相脈沖頻率高得多時鐘信號，以保證A、B兩相脈沖的每次狀態(tài)變化都可以被檢測到。</p><p>　　圖4-6　子功能實現(xiàn)圖</p><p>　?。?）前面已經(jīng)重點討論過四倍頻

99、與鑒向模塊，下面重點討論控制與計數(shù)模塊</p><p>　?。?）控制模塊的實現(xiàn)：控制模塊主要是實現(xiàn)對計數(shù)器的清零，預(yù)置數(shù)，和實現(xiàn)計數(shù)器的開始與停止功能要求CLR的優(yōu)先級最高，CLR信號不必等待CLK時鐘信號的高電平就可以將計數(shù)器清零，其次是預(yù)置數(shù)信號，最后是計數(shù)使能信號。</p><p><b>　　begin</b></p><p>　　i

100、f (clr='0') then</p><p>　　dbm<="00000000";</p><p>　　elsif (clk'event and clk='1') then</p><p>　　if (preset='0') then</p><p>　

101、　dbm<=datain;</p><p>　　elsif (cnten='0') then</p><p>　　if a='1' then?。剑剑接嫈?shù)器開始計數(shù)。</p><p>　　dbm<=dbm+"00000001";</p><p><b>　　end

102、if;</b></p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p><b>　?。?）計數(shù)模塊</b></p><p>　　計數(shù)模塊由鑒向模塊的輸出信號DIR來控制，如果DIR=1，則計數(shù)器加，如果

103、DIR=0</p><p>　　則計數(shù)器減。程序如下：</p><p>　　if dir='1' then</p><p>　　dbm<=dbm+"00000001"; </p><p>　　else dbm<=dbm-"00000001";</p><

104、p><b>　　end if；</b></p><p><b>　　4.4結(jié)果分析</b></p><p>　　4.4.1 編譯仿真</p><p>　　仿真輸入信號preset(預(yù)置數(shù))，cnten（計數(shù)使能） ，datain（預(yù)置數(shù)值），clr（清零）， clk（外部時鐘信號）,以及信號a,b。輸出信號計數(shù)db,

105、方向判斷信號pre.</p><p><b>　　仿真圖如下：</b></p><p>　　圖 4-8 程序1仿真圖</p><p>　　圖 4-9 程序2仿真圖</p><p>　　4.4.2 比較分析</p><p>　　（1）隨機(jī)誤差的產(chǎn)生</p><p>　　由程序

106、1和程序2的仿真圖可以發(fā)現(xiàn)系統(tǒng)的隨機(jī)誤差主要發(fā)生在計數(shù)開始階段，計 數(shù)開始時有一段延時導(dǎo)致誤差的產(chǎn)生。這段延時程序1和程序2各不相同，</p><p>　　程序1要等待信號A或B出現(xiàn)上升沿才開始計數(shù)，而程序2則必須等到信號A的上升沿計數(shù)器才開始計數(shù)。</p><p>　　因此不難看出，在計數(shù)開始階段，由于信號波形出現(xiàn)的隨意性，程序1等待A或B上升沿的延時顯然要小于程序2等待信號A上升沿的

107、延時。因此程序1的隨機(jī)誤差要小于程序2的隨機(jī)誤差。</p><p><b>　?。?）延遲</b></p><p>　　比較程序1和2的延遲，可知1的延時小于2的延遲。</p><p>　　綜合考慮程序1的表現(xiàn)要優(yōu)于程序2。</p><p>　　4.4.3 誤差分析</p><p>　　本設(shè)計的誤

108、差主要有以下幾類:</p><p><b>　?。?）隨機(jī)誤差。</b></p><p>　?。?）標(biāo)準(zhǔn)頻率誤差和計數(shù)器的誤差。</p><p><b>　?。?）延遲誤差。</b></p><p>　　（4）計數(shù)器的量化誤差（加減1誤差）。</p><p>　　若需進(jìn)一步提

109、高這種方法的測量精度，可以通過以下兩個方面進(jìn)行改進(jìn)：（1）提高外部時鐘clk頻率，尋求速度更快的FPGA芯片。外部時鐘clk頻率越高，系統(tǒng)原理誤差越小。（2）減小信號延遲誤差。由前面可以看到，信號的延遲誤差對系統(tǒng)精度的影響占了很大的比例。減小各計數(shù)時鐘和待測信號到計數(shù)器的信號延遲的差異，可以有效地提高測量精度。由于FPGA內(nèi)部信號延遲的時間均可以很方便地得到，因此在設(shè)計時可以通過調(diào)整內(nèi)部各元件的放置位置以及連線來盡量減小延遲誤差，或者通

110、過添加一些門電路來增加延時以使各信號延遲時間盡可能相同。</p><p><b>　　5 總 結(jié)</b></p><p>　　在設(shè)計過程中，我首先綜合了解了當(dāng)前國內(nèi)外相位測量的現(xiàn)狀和存在的一些問題。其次研究了光電編碼器的原理和分類，以及應(yīng)用。然后深入了解了CPLD技術(shù)和vhdl語言。最后提出了四倍頻細(xì)分法測相位的原理及方案，并且成功地用VHDL語言完成了系統(tǒng)的開

111、發(fā)和仿真。</p><p>　　總的來說，這次設(shè)計是非常成功的。</p><p>　?。?）精確的相位測量和校準(zhǔn)在現(xiàn)代工業(yè)、科學(xué)研究、自動控制、工程技術(shù)以及國防建設(shè)中有著重要的地位和廣泛的應(yīng)用。因此，本設(shè)計是有極強(qiáng)的現(xiàn)實應(yīng)用意義的。</p><p>　　（2）用CPLD來開發(fā)系統(tǒng)除了具有造價低，易于實現(xiàn)的優(yōu)點外。還具有速度快、開發(fā)周期短、用戶可定義功能及可重復(fù)編程和

112、擦寫等許多優(yōu)點。</p><p>　?。?）由于采用了細(xì)分技術(shù)，大大地提高了測量的精確度。而且本設(shè)計電路簡單，干擾信號小，克服了以往相位測量的一些缺點。</p><p>　?。?）經(jīng)過仿真和具體的結(jié)果分析，本次設(shè)計完美的達(dá)到了預(yù)期的設(shè)計要求。</p><p>　　因此綜合考慮，本設(shè)計是成功的?？梢越鉀Q電氣、電子及其它非電子測量的許多問題。不足之處，由于條件限制，本設(shè)

113、計沒能進(jìn)一步作出實物，非常遺憾。</p><p>　　對我本人來說通過本設(shè)計了解了相位測量的現(xiàn)狀及各種方法和原理。熟悉了光電編碼器的原理及應(yīng)用。學(xué)習(xí)了通過信號的細(xì)分原理來提高測量的精確度。更進(jìn)一部加深了對vhdl語言的熟悉程度，掌握了vhdl語言開發(fā)數(shù)字電路的技巧。初步了解了CPLD進(jìn)行系統(tǒng)設(shè)計的過程，步驟，原理。</p><p>　　此外，通過本次設(shè)計，提高了自己的學(xué)習(xí)能力，動手能力，和

114、對資料的收集能力。這些能力的提升遠(yuǎn)遠(yuǎn)超過了本次設(shè)計本身的意義，他對我今后無論是工作還是學(xué)習(xí)都提供了極大的幫助和指導(dǎo)。</p><p>　　人的一生就是一個不斷認(rèn)識世界，探索世界的過程，只要我們認(rèn)真去做沒有完不成的。我的學(xué)習(xí)生涯會隨著本次設(shè)計的完成而告一個段落。但人生的路還長，我又會重新站在一個新的起點上，繼續(xù)著自己的生命歷程。我今后也許會從事本專業(yè)的工作，也許會從事另一個專業(yè)的工作。但不管如何我都回把這段珍貴的學(xué)

115、習(xí)生涯牢牢印在我的記憶里，把這次畢業(yè)設(shè)計當(dāng)作一個里程碑，讓他記載我曾經(jīng)的付出和收獲。</p><p><b>　　致 謝</b></p><p>　　值此論文完成之際，首先我要感謝我的指導(dǎo)老師張少白老師。他雖然工作繁忙，但仍然擠出時間指導(dǎo)我的設(shè)計研究，并悉心地指導(dǎo)我完成論文的全部工作，他豐富的實踐和對信號處理、計算機(jī)控制領(lǐng)域等的深厚學(xué)識、獨特的研究方法和思維方式