ttl電平和cmos電平區(qū)別和比較

1、一TTLTTL集成電路的主要型式為晶體管－晶體管邏輯門（transisttransistlogicgate），TTL大部分都采用5V電源。1.輸出高電平Uoh和輸出低電平UolUoh≥2.4V，Uol≤0.4V2.輸入高電平和輸入低電平Uih≥2.0V，Uil≤0.8V二CMOSCMOS電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不應(yīng)開路，接到地或者電源上。CMOS電路的優(yōu)點是噪聲容限較寬，靜態(tài)功耗很小。1.

2、輸出高電平Uoh和輸出低電平UolUoh≈VCC，Uol≈GND2.輸入高電平Uoh和輸入低電平UolUih≥0.7VCC，Uil≤0.2VCC（VCC為電源電壓，GND為地）從上面可以看出:在同樣5V電源電壓情況下，COMS電路可以直接驅(qū)動TTL，因為CMOS的輸出高電平大于2.0V輸出低電平小于0.8V；而TTL電路則不能直接驅(qū)動CMOS電路，TTL的輸出高電平為大于2.4V，如果落在2.4V～3.5V之間，則CMOS電路就不能檢測

3、到高電平，低電平小于0.4V滿足要求，所以在TTL電路驅(qū)動COMS電路時需要加上拉電阻。如果出現(xiàn)不同電壓電源的情況，也可以通過上面的方法進行判斷。如果電路中出現(xiàn)3.3V的COMS電路去驅(qū)動5VCMOS電路的情況，如3.3V單片機去驅(qū)動74HC這種情況有以下幾種方法解決，最簡單的就是直接將74HC換成74HCT（74系列的輸入輸出在下面有介紹）的芯片，因為3.3VCMOS可以直接驅(qū)動5V的TTL電路；或者加電壓轉(zhuǎn)換芯片；還有就是把單片機的

4、IO口設(shè)為開漏，然后加上拉電阻到5V，這種情況下得根據(jù)實際情況調(diào)整電阻的大小，以保證信號的上升沿時間。三74系列簡介74系列可以說是我們平時接觸的最多的芯片，74系列中分為很多種，而我們平時用得最多的應(yīng)該是以下幾種：74LS，74HC，74HCT這三種，這三種系列在電平方面的區(qū)別如下：輸入電平輸出電平74LSTTL電平TTL電平74HCCOMS電平COMS電平74HCTTTL電平COMS電平TTL和CMOS電平1、TTL電平(什么是TT

5、L電平)：輸出高電平2.4V輸出低電平=2.0V，輸入低電平cmos3.3v），所以互相連接時需要電平的轉(zhuǎn)換：就是用兩個電阻對電平分壓，沒有什么高深的東西。TTL就是一個三極管，圖騰柱也就是兩個三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MACMOS器件不用的輸入端必須連到高電平或低電平這是因為CMOS是高輸入阻抗器件理想狀態(tài)是沒有輸入電流的.如果不用的輸入引腳懸空很容易感應(yīng)到干擾信號影響芯片的邏輯運行甚

6、至靜電積累永久性的擊穿這個輸入端造成芯片失效.另外只有4000系列的CMOS器件可以工作在15伏電源下74HC74HCT等都只能工作在5伏電源下現(xiàn)在已經(jīng)有工作在3伏和2.5伏電源下的CMOS邏輯電路芯片了.CMOS電平和TTL電平:CMOS邏輯電平范圍比較大，范圍在3～15V，比如4000系列當5V供電時，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。而對于TTL芯片，供

7、電范圍在0～5V，常見都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與TTL電路就有一個電平轉(zhuǎn)換的問題，使兩者電平域值能匹配。有關(guān)邏輯電平的一些概念：要了解邏輯電平的內(nèi)容，首先要知道以下幾個概念的含義：1：輸入高電平（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高于Vih時，則認為輸入電平為高電平。2：輸入

8、低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低于Vil時，則認為輸入電平為低電平。3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大于此Voh。4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此Vol。5：閥值電平(Vt)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉(zhuǎn)動作

9、時的電平。它是一個界于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平Vih，輸入低電平VihVtVilVol6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。門電路輸出極在集成單元內(nèi)不接負載電阻

10、而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發(fā)射極開路（OE），使用時應(yīng)審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對于集電極開路（OC）門，其上拉電阻阻值RL應(yīng)滿足下面條件：（1）：RL（VCC－Vol）（Iol＋mIil）其中n：線與的開路門數(shù)；m：被驅(qū)動的輸入端數(shù)。10：常用的邏輯電平邏輯電平：有TTL、CMOS、LV