邏輯電平lvds

1、在通用的電子器件設(shè)備中，TTL和CMOS電路的應(yīng)用非常廣泛。但是面對(duì)現(xiàn)在系統(tǒng)日益復(fù)雜，傳輸?shù)臄?shù)據(jù)量越來(lái)越大，實(shí)時(shí)性要求越來(lái)越高，傳輸距離越來(lái)越長(zhǎng)的發(fā)展趨勢(shì)，掌握高速數(shù)據(jù)傳輸?shù)倪壿嬰娖街R(shí)和設(shè)計(jì)能力就顯得更加迫切了。1幾種常用高速邏輯電平幾種常用高速邏輯電平1.1LVDS電平LVDS（LowVoltageDifferentialSignal）即低電壓差分信號(hào)，LVDS接口又稱RS644總線接口，是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口

2、技術(shù)。摘要摘要LVDS、ECL、CML等是目前應(yīng)用較多的幾種用于高速傳輸?shù)倪壿嬰娖?。本文介紹每種邏輯電平的接口原理、特點(diǎn)、設(shè)計(jì)及應(yīng)用場(chǎng)合歸納比較它們的特性最后舉例說(shuō)明不同邏輯電平之間的互連。關(guān)鍵詞關(guān)鍵詞LVDSECLCML邏輯電平在通用的電子器件設(shè)備中TTL和CMOS電路的應(yīng)用非常廣泛。但是面對(duì)現(xiàn)在系統(tǒng)日益復(fù)雜傳輸?shù)臄?shù)據(jù)量越來(lái)越大實(shí)時(shí)性要求越來(lái)越高傳輸距離越來(lái)越長(zhǎng)的發(fā)展趨勢(shì)掌握高速數(shù)據(jù)傳輸?shù)倪壿嬰娖街R(shí)和設(shè)計(jì)能力就顯得更加迫切了。1幾種

3、常用高速邏輯電平幾種常用高速邏輯電平1.1LVDS電平LVDS（LowVoltageDifferentialSignal）即低電壓差分信號(hào)LVDS接口又稱RS644總線接口是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。LVDS的典型工作原理如圖1所示。最基本的LVDS器件就是LVDS驅(qū)動(dòng)器和接收器。LVDS的驅(qū)動(dòng)器由驅(qū)動(dòng)差分線對(duì)的電流源組成電流通常為3.5mA。LVDS接收器具有很高的輸入阻抗因此驅(qū)動(dòng)器輸出的大部分電流都流過(guò)100Ω

4、的匹配電阻并在接收器的輸入端產(chǎn)生大約350mV的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)它改變流經(jīng)電阻的電流方向因此產(chǎn)生有效的邏輯“1”和邏輯“0”狀態(tài)。圖1LVDS驅(qū)動(dòng)器與接收器互連示意圖2ECL驅(qū)動(dòng)器與接收器連接示意ECL電路的最大特點(diǎn)是其基本門電路工作在非飽和狀態(tài)因此ECL又稱為非飽和性邏輯。也正因?yàn)槿绱薊CL電路的最大優(yōu)點(diǎn)是具有相當(dāng)高的速度。這種電路的平均延遲時(shí)間可達(dá)幾個(gè)ns數(shù)量級(jí)甚至更少。傳統(tǒng)的ECL以VCC為零電壓VEE為5.2V電源VOH=V

5、CC0.9V=0.9VVOL=VCC1.7V=1.7V所以ECL電路的邏輯擺幅較?。▋H約0.8V）。當(dāng)電路從一種狀態(tài)過(guò)渡到另一種狀態(tài)時(shí)對(duì)寄生電容的充放電時(shí)間將減少這也是ECL電路具有高開(kāi)關(guān)速度的重要原因。另外ECL電路是由一個(gè)差分對(duì)管和一對(duì)射隨器組成的所以輸入阻抗大輸出阻抗小驅(qū)動(dòng)能力強(qiáng)信號(hào)檢測(cè)能力高差分輸出抗共模干擾能力強(qiáng)但是由于單元門的開(kāi)關(guān)管對(duì)是輪流導(dǎo)通的對(duì)整個(gè)電路來(lái)講沒(méi)有“截止”狀態(tài)所以電路的功耗較大。如果省掉ECL電路中的負(fù)電源采

6、用正電源的系統(tǒng)(5V)可將VCC接到正電源而VEE接到零點(diǎn)。這樣的電平通常被稱為PECL（PositiveEmitterCoupledLogic）。如果采用3.3V供電則稱為L(zhǎng)VPECL。當(dāng)然此時(shí)高低電平的定義也是不同的。它的電路如圖3、4所示。其中輸出射隨器工作在正電源范圍內(nèi)其電流始終存在。這樣有利于提高開(kāi)關(guān)速度而且標(biāo)準(zhǔn)的輸出負(fù)載是接50Ω至VCC2V的電平上。在使用PECL電路時(shí)要注意加電源去耦電路以免受噪聲的干擾。輸出采用交流耦合

7、還是直流耦合對(duì)負(fù)載網(wǎng)絡(luò)的形式將會(huì)提出不同的需求。直流耦合的接口電路有兩種工作模式：其一對(duì)應(yīng)于近距離傳送的情況采用發(fā)送端加到地偏置電阻接收端加端接電阻模式其二對(duì)應(yīng)于較遠(yuǎn)距離傳送的情況采用接收端通過(guò)電阻對(duì)提供截止電平VTT和50Ω的匹配負(fù)載的模式。以上都有標(biāo)準(zhǔn)的工作模式可供參考不必贅述。對(duì)于交流耦合的接口電路也有一種標(biāo)準(zhǔn)工作模式即發(fā)送端加到地偏置電阻耦合電容靠近發(fā)送端放置接收端通過(guò)電阻對(duì)提供共模電平VBB和50Ω的匹配負(fù)載的模式。(P)EC