已閱讀1頁,還剩3頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、2用JKFF觸發(fā)器設計一個模為4的加法計數(shù)器解:步驟1分析題意。由題意知,待設計的護送鼓起默認為模4計數(shù),且不要求加載初值。故電路只需時鐘輸入端clk,clk作為電路的同步時鐘,不必當做輸入變量對待;輸出一個4進制數(shù)2個輸出端,記為Q1Q2。要有輸出信號Z,故共需要3個輸出端。因輸出量Q1Q2就是計數(shù)值,故采用Moe型電路較為合適。步驟2建立原始狀態(tài)圖模4計數(shù)器要求有4個記憶狀態(tài),且逢4進1。由此作圖:Z0100S0S3S2S12輸出方
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 用jk觸發(fā)器設計六進制計數(shù)器
- 利用d觸發(fā)器構成計數(shù)器
- 利用d觸發(fā)器構成計數(shù)器
- 基于d觸發(fā)器的異步八進制計數(shù)器設計
- 用程序輸入方法設計一個16位二進制加法計數(shù)器
- 加法計數(shù)器eda
- verilog hdl加法計數(shù)器的設計
- eda 16位加法計數(shù)器的設計
- 16進制同步加法計數(shù)器
- 用verilog hdl設計計數(shù)器
- 16進制同步加法計數(shù)器
- 10進制加法計數(shù)器課程設計
- eda??勺冇嫈?shù)器設計
- 主從rs觸發(fā)器,jk觸發(fā)器
- 基本rs觸發(fā)器和d觸發(fā)器
- 第4章 觸發(fā)器
- 4位同步二進制加法計數(shù)器
- 環(huán)形計數(shù)器和扭環(huán)形計數(shù)器設計
- d觸發(fā)器設計
- QCA加法器及觸發(fā)器的容錯設計.pdf
評論
0/150
提交評論