封裝體疊層(pop,package-on-package)技術(shù)

1、封裝體疊層（封裝體疊層（PoPPoP，PackageonPackagePackageonPackage）技術(shù)）技術(shù)在邏輯電路和存儲(chǔ)器集成領(lǐng)域，封裝體疊層（PoP）已經(jīng)成為業(yè)界的首選，主要用于制造高端便攜式設(shè)備和智能手機(jī)使用的先進(jìn)移動(dòng)通訊平臺(tái)。移動(dòng)便攜市場(chǎng)在經(jīng)歷2009年的衰退之后，已經(jīng)顯示反彈跡象，進(jìn)入平穩(wěn)增長(zhǎng)階段，相比而言，智能手機(jī)的增長(zhǎng)比其它手機(jī)市場(chǎng)更快，占據(jù)的市場(chǎng)份額正不斷增加。與此同時(shí)，PoP技術(shù)也在移動(dòng)互聯(lián)網(wǎng)設(shè)備、便攜式媒體播

2、放器等領(lǐng)域找到了應(yīng)用。這些應(yīng)用帶來了對(duì)PoP技術(shù)的巨大需求，而PoP也支持了便攜式設(shè)備對(duì)復(fù)雜性和功能性的需求，成為該領(lǐng)域的發(fā)動(dòng)機(jī)。像應(yīng)用處理器或基帶應(yīng)用存儲(chǔ)器組合這樣的核心部件，其主要的生產(chǎn)企業(yè)都已經(jīng)或計(jì)劃使用PoP解決方案（圖1）。#V!:bg7]%U“0t$a`圖1.盡管業(yè)界逐漸轉(zhuǎn)向使用倒裝芯片技術(shù)，但引線鍵合依然具有成本優(yōu)勢(shì)，并在PoP技術(shù)中得以繼續(xù)使用。PoP技術(shù)演化對(duì)于底層PoP封裝來說，引線鍵合正迅速被倒轉(zhuǎn)焊技術(shù)所取代。對(duì)更

3、小封裝尺寸的要求，推動(dòng)著焊球節(jié)距的不斷縮小，目前在底層PoP中，0.4mm的焊球節(jié)距已經(jīng)非常普遍。與此同時(shí)，頂層封裝的DRAM芯片，以及包含閃存的DRAM芯片，都有更高速度和帶寬的要求，這對(duì)應(yīng)著頂層封裝需要具有數(shù)目更多的焊球。由于同時(shí)要求更大焊球數(shù)目和更小封裝尺寸，因而降低頂層封裝的焊球節(jié)距非常必要。在過去0.65mm的節(jié)距就足夠了，而現(xiàn)在需要使用0.5mm的節(jié)距，而0.4mm的節(jié)距也即將上馬被采用。5x4])~7Vi模塑型。裸片型倒裝

4、芯片底層封裝在本質(zhì)上類似于薄而小的倒裝芯片BGA。目前最“稱意”的PoP尺寸不要超過1414mm，最好是1212mm，而且封裝間焊球節(jié)距為0.5mm。裸片型封裝已得到充分開發(fā)，并用于大批量生產(chǎn)。為了實(shí)現(xiàn)這種應(yīng)用，倒裝芯片器件的組裝高度必須大約為0.18mm。這可以通過將倒裝芯片器件厚度減薄到0.10mm來實(shí)現(xiàn)，這在目前的加工能力下沒有任何問題的。一個(gè)主要的問題是如何在回流過程中控制封裝體翹曲變形的程度。在表面貼裝（SMT）過程中，首先將

5、底層封裝放置在PCB板絲網(wǎng)印刷的焊膏之上，接著頂層封裝沾取助焊劑并放置在底層封裝上，之后兩個(gè)封裝在回流爐中同時(shí)實(shí)現(xiàn)與PCB（還包括PCB上組裝的其他所有組件）的回流。目前量產(chǎn)的所有PoP都使用無鉛焊球，回流最高溫度可以達(dá)到260C，而且在爐子中沒有氮?dú)獗Ｗo(hù)。對(duì)應(yīng)SMT工藝需要具有足夠高的魯棒能，以保證非常低的每百萬單位缺陷數(shù)目（DPM），提高成品率水平，因而需要嚴(yán)格控制回流操作中PoP的翹曲變形程度，以獲得最高的成品率。tJ4mO9^.

6、T6O1aa“E對(duì)于0.5mm的封裝焊球節(jié)距，希望回流過程中所有封裝的翹曲變形不超過0.06mm。這一目標(biāo)可以通過選擇合適的襯底厚度和內(nèi)核基板材料來實(shí)現(xiàn)，特別是對(duì)于1212mm的芯片來說更是如此。而對(duì)于1414mm的芯片，這變得比較困難，但可以通過使用低熱膨脹系數(shù)（CTE）的襯底內(nèi)核材料來實(shí)現(xiàn)。襯底材料供應(yīng)商已經(jīng)開始相應(yīng)動(dòng)作，為滿足這些要求推出低CTE疊層襯底材料。)s“z:L%t“r大尺寸解決方案頂層封裝體采用0.5mm焊球節(jié)距，其尺

7、寸逐漸超過1212mm，而且頂層焊球節(jié)距正逐步縮小到0.4mm（圖3），在這樣的趨勢(shì)下，模塑型底層PoP逐漸得以應(yīng)用。模塑型底層PoP也可以實(shí)現(xiàn)芯片疊層，包括將引線鍵合器件疊層在倒裝芯片上等情況。模塑型底層PoP以陣列的形式進(jìn)行模塑處理，并類似傳統(tǒng)小節(jié)距球柵陣列（FBGA）封裝被切割分離，對(duì)應(yīng)EMC能夠擴(kuò)展到封裝邊緣，有助于控制封裝的翹曲變形程度。8w0D5e4T%$y圖3.存在多種窄互連節(jié)距PoP解決方案，包括裸片型倒裝芯片方案、采用