數(shù)字電路基礎(chǔ)_d03-02ssi構(gòu)成的組合邏輯電路的分析和設(shè)計(jì)_第1頁(yè)
已閱讀1頁(yè),還剩6頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、3.2SSI構(gòu)成的組合邏輯電路的分析和設(shè)計(jì)3.2.1組合邏輯電路的分析對(duì)一個(gè)給定的組合邏輯電路進(jìn)行分析,就是對(duì)電路進(jìn)行邏輯解析,從而確定它的邏輯功能。通過邏輯分析可以發(fā)現(xiàn)電路原設(shè)計(jì)的不足,以便加以改進(jìn)。1組合邏輯電路的分析步驟對(duì)于任何一個(gè)組合邏輯電路,分析的基本步驟如下:(1)由給定的邏輯電路逐級(jí)寫出各個(gè)輸出端的邏輯表達(dá)式,最后得到表示輸出與輸入關(guān)系的邏輯表達(dá)式;(2)化簡(jiǎn)和變換邏輯表達(dá)式為最小項(xiàng)表達(dá)式;(3)根據(jù)最小項(xiàng)表達(dá)式,列出真值

2、表;(4)由真值表分析其執(zhí)行的邏輯功能;(5)評(píng)價(jià)原設(shè)計(jì)電路,改進(jìn)設(shè)計(jì),尋找最佳設(shè)計(jì)方案。在實(shí)際進(jìn)行電路分析時(shí),由于電路的形式各種各樣,所以不必拘泥上述步驟,可以略去或顛倒其中的某些步驟。2組合邏輯電路的分析舉例[例321]組合邏輯電路如圖32l所示,試分析該電路的邏輯功能,并指出電路設(shè)計(jì)是否合理。解:按照組合邏輯電路的分析步驟進(jìn)行分析。①由給定的邏輯電路逐級(jí)寫出各個(gè)輸出端的邏輯表達(dá)式,最后得到表示輸出與輸入關(guān)系的邏輯表達(dá)式。首先在各級(jí)

3、門的輸入端和輸出端設(shè)置變量名稱,然后從前向后級(jí)逐級(jí)寫出各級(jí)門的輸出函數(shù)表達(dá)式如下:N=A?BCBM??L=A十B十CP=NC=C(A?B)R=MA=ACB?[例322]試分析圖323所示組合邏輯電路,說(shuō)明電路的邏輯功能。解:該電路與例32l不同,是多輸出函數(shù)。①由組合邏輯電路寫出各輸出函數(shù)表達(dá)式010AAF?011AAF?012AAF?013AAF?②列真值表真值表如表322所示。由表中可以看出,輸入變量的一組取值,只能使一個(gè)輸出端為“

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論