第33講 第十八章 集成邏輯門電路(二)及第十九章 基本邏輯電路(一)(2010年新版)

1、聯(lián)系聯(lián)系QQ1165557537（2）TTL集電極開路門將TTL與非的輸出端的VT3、VD4去掉，而使VT4的集電極懸空，這就是TTL集電極開路門，即OC門（OpenCollectGate）。（a）（b）其輸出ABF?CD（3）三態(tài)門因輸出有0、1和高阻三種狀態(tài)而得名。當使能端EN=0時，非門G輸出為1，D1截止，與P端相連的T1的發(fā)射結(jié)也截止。三態(tài)門相當于一個正常的非門，輸出，有0、1兩種狀態(tài)，稱為正常工作狀態(tài)。AL?當EN=1時，G

2、輸出為0，即VP=0.2V，這一方面使D1導(dǎo)通，VC2=0.9V，T4、D截止；另一方面使VB1=0.9V，T2、T3也截止。T3、T4都截止，這時從輸出端看進去，對地和對電源都相當于開路，呈現(xiàn)高阻。所以稱這種狀態(tài)為高阻態(tài)，或禁止態(tài)。這種EN=0時為正常工作狀態(tài)的三態(tài)非門稱為低電平有效的三態(tài)非門，邏輯符號如圖（b）。輸出邏輯函數(shù)式為：，。??時0??ENAL??時高阻1??ENL如果將圖中的非門G去掉，則使能端EN=1時為正常工作狀態(tài)，

3、EN=0時為高阻狀態(tài)，這種三態(tài)非門稱為高電平有效的三態(tài)非門，邏輯符號如圖（c），輸出邏輯函數(shù)式為：，。??時1??ENAL??時高阻0??ENLAR1R2BR3VT1VT2VT4FVCC＆FAB和導(dǎo)通，柵極電平為“1”它就處于截止狀態(tài)，這個功能正是非門的邏輯功能。圖(c)中既有P溝道MOS管又有N溝道MOS管，我們把這類電路稱為CMOS邏輯電路。順便說明一點：僅由P溝道MOS管構(gòu)成的集成電路叫PMOS；僅由N溝道MOS管構(gòu)成的集成電路叫

4、NMOS，后兩種集成電路雖然制作時簡單一些，但性能要比CMOS集成電路差，因而目前人們大都使用CMOS。由于CMOS集成電路的工作電源DDV取值在3～20V之間，故輸入電平和輸出電平振幅大，抗干擾能力強，電源工作范圍大，也便于和TTL電路連接，又由于電路中不使用電阻而大大增加了集成度，再加上功耗低等優(yōu)點，使CMOS集成邏輯門獲得了廣泛應(yīng)用。GSDGSDUOFAT1T2VDD?（a）（b）（c）圖增強型MOS符號及非門邏輯2.CMOS與非